< Hao Lee ; Pu Zong > ELE6306 : Test de systèmes électroniques Projet de cours Détection de faute de délai pour les circuits intégrés numériques par la technique d’Analyse de Signal Transitoire (TSA) < Hao Lee ; Pu Zong > Professeur : A. Khouas Département de génie électrique École Polytechnique de Montréal

Plan de la présentation Introduction Définition de TSA Principaux avantages par rapport aux autre méthodes Principe de fonctionnement Méthode de TSA L’analyse de délais par IDDT La transformé de Fourier en phase de IDDT Courbe de signature (Signature Waveforme, SW) Analyse de la régression linéaire Expérimentation Résultat Conclusion

Introduction Définition L’analyse de signal transitoire (TSA) est une méthode de test basée sur l’analyse des signaux transitoires de la tension VDDT ou du courant IDDT sur les lignes d’alimentation d’un circuit donné. Cette technique permet de détecter les défauts physiques. Dans notre projet, elle est surtout utilisée pour détecter l’augmentation de délai causée par les défauts de court-circuit et circuit ouvert.

Introduction Deux principaux avantages de TSA L’observabilité de fautes est largement augmentée. Les points de test choisis ne sont pas obligés d’être affectées directement par les défauts. Il n’est pas nécessaire de propager les fautes jusqu’aux points de test ni aux sorties primaires chez TSA.

Introduction Deux principaux avantages de TSA Possibilité de distinguer les circuits défectueux et ceux contenant des variations causée par des tolérances En comparant les variations des signaux obtenues aux plusieurs points de test, on est capable de distinguer les circuits défectueux et ceux avec des variations causée par des tolérances.

Introduction Principe de fonctionnement Variations de signal causées par des défectuosités sont régionales Effets de tolérance sont plutôt uniformes pour l’ensemble du circuit Évaluation de la variation de signal (VDDT ou IDDT) dans l’ensemble du circuit permet d’identifier les défectuosités

Méthode de TSA L’analyse de délais par IDDT La figure 1 montre une chaîne d’inverseurs avec leurs signaux IDDT et IDS correspondant. La figure 2 est obtenue par la simulation de SPICE qui montre les signaux d’entrées Gm et Gn avec leurs IDS correspondants.

Méthode de TSA Limite de l’analyse de délai seulement par les signaux de IDDT Distorsions causées par des composants comme résistance, inductance, et capacité (RLC) contenant dans une source de l’alimentation (cas réel), la propagation de signaux sur les multiples chemins et les bruits environnementales réduirent la précision de l’analyse de délai par les signaux de IDDT en pratique . Comment contourner ces obstacles? La transformé de Fourier en phase de IDDT

Méthode de TSA La transformé de Fourier en phase de IDDT En appliquant cette technique, on peut fixer le signal IDDT dans un certain intervalle de fréquence qui n’est pas affecté par les facteurs de distorsions. Équation utilisée: X(αt) —> 1/|α| * X(w/α) La phase liée du signal IDDT peut être alors déterminée sans difficulté avec cette formule. Les phases des signaux sont ensuite utilisées pour déterminer la région de fréquence et les courbes de signature.

Méthode de TSA La région de fréquence liée au délai Selon le travail de Jim Plusquellic, la région quasi-linéaire est située entre 300MHz et 900MHz comme montré dans la figure 3. L’estimation de délai est donc effectuée dans cette région, puisque les distorsions sont largement exclues. Dans notre cas, notre région est plus large, parce que notre application de TSA est simulée par le logiciel Cadance avec CMOS 0,18 qui considère les conditions de circuits comme idéales.

Méthode de TSA Courbe de signature (SW) La courbe de signature est définie comme la substruction entre un signal de IDDT en phase au point de test du DUT et un autre signal obtenu au même point de test du circuit correct (référence). En évaluant l’aire de la courbe de signature, on peut déduire la régression linéaire.

Méthode de TSA Analyse de régression linéaire Distinguer les tolérances et les défectuosités PVZ (Process Variation Zone) : une bande de confiance de 99.5% (3σ) Effectuer sur toutes combinaisons paires des points de test Critère de décision: un point en dehors de PVZ = composant défectueux

Expérimentation 3 chaînes de 4 inverseurs Résistances 2Ω reliant les lignes d’alimentation Transistor CMOS de taille minimale Test point: Iddy et Iddx

CONFIGURATIONS DES SIMULATIONS Expérimentation Table I  CONFIGURATIONS DES SIMULATIONS Simulation 1 Circuit sans faute Simulation 2 variation globale de +10% sur les paramètres W et L Simulation 4 variation globale de +15% Simulation 5 variation globale de +20% Simulation 6 variation globale de +25% Simulation 7 (cc1) Court-circuit sur la 2ième chaîne d’inverseur Simulation 8 (cc2) Court-circuit sur la 1ère chaîne Simulation 9 (cc3) Court-circuit sur les 2ère et 3ième chaînes Simulation 10 (co1) Circuit ouvert sur la 2ième chaîne Simulation 11 (co2) Circuit ouvert sur la 1ère chaîne Simulation 12 (co3) Circuit ouvert sur les 2ère et 3ième chaînes

Expérimentation Résistance de court-circuit: 1KΩ Résistance de circuit ouvert: 1MΩ

Résultat

Résultats SW (Iddy) SW (Iddx) Variation 10% Variation 25%

Résultats SW (Iddy) SW (Iddx) Court-circuit Config.1

Les ratios de SWA (Iddy/Iddx) Résultats Tableau III Les ratios de SWA (Iddy/Iddx) Phase SWA (Iddy/Iddx) Mag SWA Circuit défectueux 25% 0.91 0.99 Non 20% 0.96 15% 0.85 1.01 10% 0.95 cc1 0.02 0.01 Oui cc2 1.31 1.09 cc3 1.00 co1 0.05 co2 0.97 0.94 co3

Conclusion TSA est capable de détecter de fautes de délai Potentielle intéressante comme instrument de test Robustesse reste à prouver Nécessite un grand nombre de point de test, mais combien? Nécessite plusieurs plots de VDD.

Questions