STEPHANE TCHOULACK. Présentation de la compagnie Introduction sur les radars Présentation de la carte Digital receivers Exemple de problème de synchronisation.

Slides:



Advertisements
Présentations similaires
Bratec Martin ..
Advertisements

NOTIFICATION ÉLECTRONIQUE
Fragilité : une notion fragile ?
SEMINAIRE DU 10 AVRIL 2010 programmation du futur Hôtel de Ville
Phono-sémantique différentielle des monosyllabes italiens
MAGGIO 1967 BOLOGNA - CERVIA ANOMALIES DU SOMMEIL CHEZ L'HOMME
droit + pub = ? vincent gautrais professeur agrégé – avocat
Transcription de la présentation:

STEPHANE TCHOULACK

Présentation de la compagnie Introduction sur les radars Présentation de la carte Digital receivers Exemple de problème de synchronisation Conclusion

FLIR SYSTEMS: DIVISION RADAR Conception de radars de surveillance Anciennement appelé Icx Radars systems ou Amphitech Basé à Laval

Radar: acronyme pour RAdio Detection And Ranging Utilisation: Surveillance et détection Tracking Navigation Contrôle de trafic aérien Plusieurs technologies de radars: Pulse doppler: transmission de pulses afin de détecter des cibles mouvantes en fonction de leffet doppler FMCW: Frequency Modulated Continuous Wave. Transmission de rampes de fréquences

Carte dacquisition Acquisition des signaux provenant de lantenne réceptrice Fenêtrage du signal Filtrage du signal FFT du signal Application du beamforming Envoi des résultats à la carte Doppler

8 FPGAs de LATTICE Chaque FPGA connecté à un ADC à quatre canaux Interface de paires différentielles entre le FPGA et lADC Acquisition de 64K échantillons de 14 bits à une fréquence déchantillonnage de 40MSPS

Bloc de désérialisation Un DR est connecté à un ADC à quatre canaux Chaque canal utilise deux paires différentielles pour le data, une paire pour lhorloge (bitclock) et une paire pour signifier le début dun échantillon (frame clk) Chaque canal envoie des données à une fréquence de 320 Mbits/s

Conditions pour que les DRs soient tous synchrones: Tous les bitclocks et les frames clks doivent être alignés Les DRs doivent quitter leur état de reset au même moment Le signal acq permettant de démarrer lacquisition doit être recu au même moment par tous les DRs