H. MATHEZ– ALICE Saclay – Dec. 2, 2011 ALICE-MFT et Le Pôle MIcRhAu

2H. MATHEZ– ALICE Saclay – Dec. 2, 2011 Création du Pôle (motivations) Augmentation de la complexité des circuits et des outils Evolution des technologies (0.8 µm 65 nm) Conserver la compétence des ingénieurs Visibilité internationale de ~ 50 concepteurs de lIN2P3 Création de pôles de Micro-électronique en 2007 : Orsay (Lyon et Clermont-Ferrand) Strasbourg Convention Pôle MIcRhAu signée par IN2P3 en 2008

3H. MATHEZ– ALICE Saclay – Dec. 2, 2011 Laboratoire de Physique Corpusculaire de Clermont-Ferrand Institut de Physique Nucléaire de Lyon MICRHAU Groupe : 9 permanents 3 non-permanent (CDD) 2 doctorants 1 Vacataire

4H. MATHEZ– ALICE Saclay – Dec. 2, 2011 MIcRhAu : développements d'ASIC mixtes Blocs Analogiques : CSAs Shapers Comparators Buffers Blocs Digitaux : ADCs DACs Trigger and Digital processing MicRhAu Imagerie médicale HEP Transferts Technologiques

5H. MATHEZ– ALICE Saclay – Dec. 2, 2011 MicRhAu Circuit de lecture pour Dhcal Circuit de lecture pour Ecal S-ATLAS S-CMS EREBUS Envision GamHadron S-LHC R&D CALICE Médical Valorisation Circuit de lecture pour TEP Circuit de lecture pour COV detector Circuit de lecture pour TileCal Trigger pour le tracker Etoile Hodoscope faisceau à PM Taranis Détecteur Si pour satellite Circuit de lecture pour TPC argon liquid T2K Circuit de lecture pour caméra Compton R&D

6H. MATHEZ– ALICE Saclay – Dec. 2, 2011 MicRhAu

7H. MATHEZ– ALICE Saclay – Dec. 2, 2011 ASIC Analogique (T2K)

8H. MATHEZ– ALICE Saclay – Dec. 2, 2011 ASIC Analogique (CALICE- ECAL)

9H. MATHEZ– ALICE Saclay – Dec. 2, 2011 ASIC Mixte (CALICE- SDHCAL)

10H. MATHEZ– ALICE Saclay – Dec. 2, 2011 ASIC R&D 130nm IBM Switched CSA Convoyeur de courant 1 GHz I2C Shaper différentiel 1 GHz

11H. MATHEZ– ALICE Saclay – Dec. 2, 2011 Developments MicRhAu Resolution Speed Pipeline 10 bits – 4 MS/s 35 mW Cyclic 12 bits – 0.15 MS/s 3.5 mW 0.1 MS/s 1 MS/s 10 MS/s 100 MS/s 8 bits 10 bits 12 bits 6 bits Wilkinson 12 bits – MS/s 2.9 mW 0.01 MS/s Flash 6 bits * – 20 MS/s 1 mW Pipeline 8 bits – 100 MS/s 240 mW Flash 8 bits – 50 MS/s 60 mW * with missing code at high dynamic range

12H. MATHEZ– ALICE Saclay – Dec. 2, 2011 FEAFS Global Architecture (s-CMS) Switched CSA

13H. MATHEZ– ALICE Saclay – Dec. 2, 2011 FEAFS - Conclusion First prototype developed in 130nm from IBM with VCAD Standard cells Only 32 inputs : internal multiplexer Size: 4mm² Sent 31th May to the foundry Estimated power (with 20% activity on inputs): 60mW Fully Working Chip

14H. MATHEZ– ALICE Saclay – Dec. 2, 2011 Fonderies/Process Imagerie Médicale ANR GAMHADRON : Hodoscope + Silicium + Absorbeur ENVISION : blocs ADC 2 Gs/s Valorisation TARANIS : 1 circuit avec MIND EREBUS : Front End + ADC Physique des particules T2K : Front End basse température CALICE ECAL : Voie complète + multi voies CALICE SDHCAL : 1 Front End Bloc I2C pour SPIROC (LAL) s-LHC CMS : Front End + Readout s-LHC ATLAS: Intégrateur AMS 0.35 µm AMS 0.18 µm IBM 130 nm

15H. MATHEZ– ALICE Saclay – Dec. 2, 2011 Conclusion/Implications Expériences/savoirs-faires : Analogique Digital Process : 0.35 µm 130 nm CMOS et BiCMOS Implication du pôle dans le MFT ALICE : Analogique Digital R&D 2102 : 1 fonderie (pôle) de test de la techno 0.18µm TowerJazz (Q1-Q2) 1 fonderie (collaboration) fin 2012 ManPower : ~ 1.7 FTE (0.7 LPC-Clt et 1 IPNL) Validation et financements des implications par les directions respectives……..