Construisons le contrôleur Que faut-il que le contrôleur fasse pour : Charger une instruction ? Exécuter une instruction Bipush Exécuter une instruction.

Slides:



Advertisements
Présentations similaires
GEF 435 Principes des systèmes dexploitation Le matériel des ordinateurs Revue Pt II (Tanenbaum 1.4)
Advertisements

Fonctionnement d’une machine à pile :
sont des registres 32 bits
Tests et Validation du logiciel
Introduction au langage C
Fonctionnement de l'unité centrale (rappels ? de 1ère Année)
Machine à Pile.
Exemple chargement d’une instruction
Exemple chargement dune instruction 3 0x00 0xXX 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals.
Exemple chargement dune instruction 3 0x00 0xXX 0x05 0x00 0x04 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals.
Affichage LCD RS: Register Selection Transfert de données
Philippe Meyralbe – 28/03/2007 Comment flasher un PDA sous Windows Mobile.
Architecture et technologie des ordinateurs II
Gestion des Périphériques
Algèbre de Boole et les Boucles
Cours 8 5. Appels de fonctions Le matériel Concepts de pile
Atomicité Transactions Atomiques Recouvrement à Base de Journal
© Alexandre Parodi TITRE Pour voir le diaporama: Diaporama / Visionner le diaporama puis « space » ou clic pour avancer « back-space » pour.
3.2 Circuits logiques de base Circuits intégrés logiques (1/2)
TRANSACTION : confirmation, annulation. transactions : début transactionSET TRANSACTION SAVEPOINT annulerROLLBACK fin transactionCOMMIT.
INTRODUCTION AU Février 2008
Dan Bismuth Tutrices : Marie-Lise Flottes - Joanne Acland
Programmation Initiation Aux Langages C et C++ (2) Bruno Permanne 2006.
Modules Afficheurs LCD Alphanumériques
©Frédéric Bastien 2006 Université de Montréal 1 LISATek LISATek pour concevoir des processeurs.
Gei 431 Architecture des ordinateurs II – Frédéric Mailhot Systèmes Pipeline – opérations multicycles Nous avons vu jusquà maintenant comment faire un.
Hiérarchie de la mémoire
Les itérations (boucle) Les routines Les Fonctions
Erreur en régime permanent pour un contrôleur de position en cascade
Faculté I&C, Claude Petitpierre, André Maurer Gestion des fichiers de LemanOS Ne fonctionne que sous LemanOS. On peut voir les fichiers créés dans ce système.
Périphériques et bus système
Architecture et technologie des ordinateurs II
COMPTAGE DE PIECES ETUDE D’UN SYSTEME DE Réalisés et presentés par :
CSI3531 – Labo 1 Lobservation du comportement de processus.
Cours 5 3. Construction d’un ordinateur Le matériel
L'Unité centrale (CPU) Le CPU doit être rapide (mesuré en temps de CPU) UNITE DE CONTROLE Générer les signaux de control/temps Contrôler le décodage/exécution.
Lycée ELKHAWARIZMI De SAFI
Les boucles imbriquées
HORLOGE PROGRAMMABLE Réaliser par : ilyas mimouni –
Projet : Gestion de l’eau
Les structures répétitives en PHP Réfs : manuel p 317.
J.-M. ADAM – D. BARDOU Fonctionnement de l'unité centrale.
3-Présentation d’un µP simple
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Modélisation VHDL de.
Le Test des logiciels Ifsic 1  Yves Le Traon 2002 Le Diagnostic Yves Le Traon.
 Requêtes MySQL en PHP Introduction
Gei 431 Architecture des ordinateurs II – Frédéric Mailhot Étude de cas Maintenant qu’on a vu les pipelines, le superscalaire, le VLIW, la gestion des.
PICAXE LE MICRO-CONTROLEUR.
INFOR 101 Chapitre 5 Marianne Morris.
Architecture et technologie des ordinateurs II
Un programme Algorithme permettant au processeur de s'alimenter:
6 mois plus tard ….
Exécution d ’un programme en 6809: Présentation du programme
Nous devons écrire un programme pour le microcontrôleur
CST 101 : Conception des systèmes de télécommunication
Schéma d’installation d’antennes (HB9…): vue d’ensemble
Observus Présentation de la société InfoStance  ENT ScolaStance.
Cours Système LI324 Les Interruptions Cours Système LI324
Représentation digitale des données Trois formats de base: 1) Décimale: base 10 (Une constante i.e dimension d ’1 vecteur) 2) Binaire: base 2 ( Mask, set/reset.
Français II: les notes #7
Exemple chargement d’une instruction 3 0x00 0xXX 0x00 Addr Alu JM 4 to 16 Decoder High Bit C B MPC B Bus C Bus Memory control signals (rd,wr,fetch)
La Date continued Les jours de la semaine (the days of the week)
Les instructions de contrôle
02/10/2015Les structures de contrôle1 COURS A2I12 Initiation à l'algorithmique illustrée par le langage C Guillaume BOURLET Département GEII IUT Sénart/Fontainebleau.
Crédits SommaireSystème & Processus Système et Applications Système, programmes & données Définition Système & UtilisateursSystème et Interface CULTURE.
ACL SID ACE DACL SACLAD ACL : Access Control List Liste spécifiant pour chacun de ses éléments : Qui / Quel groupe ? Quelles autorisation / interdiction.
Formations Système Embarqué & Informatique Industrielle
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Formation Réseaux et Télécommunication Master 1 Matière : DSP & FPGA Par: ATOUI Hamza.
CPU Fetch/Execute Cycle Computer program Electronic clock Computer Memory Data/address buses Fetch/Execute Cycle Accumulator ALU/Control Unit/Program Counter.
Transcription de la présentation:

Construisons le contrôleur Que faut-il que le contrôleur fasse pour : Charger une instruction ? Exécuter une instruction Bipush Exécuter une instruction IADD Exécuter une instruction ISTORE Exemple dexécution : Une instruction Bipush Une instruction IADD Une instruction ISTORE

Intérieur dun contrôleur LabelOpération Main1PC=PC+1 ;fetch;goto (MBR) Iadd1 Iadd2 Iadd3 MAR=SP=S-1; rd; H=TOS MDR=TOS=MDR+H;wr;goto Main1 Bipush1 Bipush2 Bipush3 SP=MAR=SP+1 PC=PC+1 ; fetch MDR=TOS=MBR;wr; goto Main1 Istore1 Istore2 Istore3 Istore4 Istore5 Istore6 H=LV MAR=MBRU + H; MDR=TOS;wr SP=MAR=SP-1;rd PC=PC+1;fetch; TOS=MDR;goto Main1 ….

Schéma du contrôleur JMPC F 0 F 1 ENB INC FETCH B=0x01 Main1 Bipush F 0 F 1 ENA ENB SP MAR B=0x05 F 0 F 1 ENB INC PC FETCH B=0x03 F 1 ENB TOS MBR WRITE B=0x04 F 0 F 1 ENB INVA SP MAR READ B=0x04 F 1 ENB H B=0x07 F 0 F 1 ENA ENB TOS MDR WRITE B=0x00 IADD ISTORE … F 1 ENB H B=0x05 F 0 F 1 ENA ENB MAR B=0x03 F 1 ENB MDR WRITE B=0x07 F 0 F 1 ENB INVA INC SP MAR READ B=0x04 F 1 ENB TOS FETCH B=0x00 F 1 ENB TOS B=0x00