Frédéric Gava JFLA2006 Une implantation de la juxtaposition parallèle.

Slides:



Advertisements
Présentations similaires
Master SIR (M2) Année Développement en environnement J2EE de Web services pour l'interopérabilité du projet CASTORE ce stage de fin d’étude a.
Advertisements

L’INFORMATIQUE Mihalcea Cezar.
Placement de Motifs Architecture Application Contraintes: - Charge
Eléments de Génie Logiciel
Nos Partenaires Rencontres ASP.NET : Développement Rapide dApplications Web.
PLAN I / OBJECTIFS II/ OBSERVATIONS FAITES LORS DE LA PRECEDENTE SEANCE III/CARACTERISATION DES ANTENNES IV/CONCLUSION V/PERSPECTIVES.
Systèmes, algorithmes et applications: Efficacité du parallélisme. Gaétan Hains LIFO, Université d'Orléans Janvier 2001.
Journées européennes dinformatique juridique e-Justice: le portail européen du Droit et de la Justice Journées européennes dinformatique juridique e-Justice:
Sous-projet IV Communications Placement/Ordonnancement.
The Reyes Image Rendering Architecture
SYSTEMES DE CONTRÔLE – COMMANDE ET INFORMATIQUE DISTRIBUEE TEMPS REEL
Projet FIACRE 1 ACI Sécurité InformatiqueToulouse, novembre 2004 FIACRE Fiabilité des Assemblages de Composants Répartis Modèles et outils pour lanalyse.
Apprentissage de représentation et auto-organisation modulaire pour un agent autonome Bruno Scherrer 6 janvier 2003 Directeurs : F. Alexandre, F. Charpillet.
Analyse physique et simulations numériques avancées des écoulements de coin sur les avions Mehdi BORDJI Doctorant 1 ère année DAAP/ACI Directeur de thèse.
1 Internet Act II Gilles Kahn Président Directeur Général, INRIA.
Interface de calculs (Me1)
Les routeurs actifs permettent d'exécuter du code à la volée. On peut ainsi optimiser fortement les protocoles de communication et ajouter plus rapidement.
Laboratoire d'InfoRmatique en Image et Systèmes d'information LIRIS UMR 5205 CNRS/INSA de Lyon/Université Claude Bernard Lyon 1/Université Lumière Lyon.
Alain Faye , Frédéric Roupin CEDRIC - IIE - CNAM
Journées franciliennes 2006 Moussa ELKIHEL (LAAS-CNRS;UPS Toulouse )
Objectif de l’exposé.
Base de données procédés Bibliothèque d’éléments paramétrés
10 place de la Joliette, BP Marseille Cedex 02 Tél CENTRE DÉTUDES ET DE RECHERCHES SUR LES QUALIFICATIONS Pascale.
Auto Apprentissage Le DSP
Un modèle pour ladaptation dynamique des programmes parallèles Jérémy Buisson RenPar 2005 vendredi 8 avril 2005.
Modèle polyédrique: fondements et application à la parallélisation de programmes réguliers Tanguy Risset DIF 2001/2002.
NFE 107 : Urbanisation et architecture des systèmes d'information
Architecture de machines Principes généraux
COURS D’INFORMATIQUE DE GESTION
1 ARCHITECTURE DACCÈS la méthode générale modèle de données définitions module daccès / modules métiers construction des modèles les modules daccès, les.
Activités de recours et de support dans la mucoviscidose
PROBLEMATIQUE ENJEUX ET DEFIS
Chapitre n°2 : Architecture d'un ordinateur
INTELLIGENCE COLLECTIVE : RENCONTRES 2006Nîmes mai 2006 CENTRE DE RECHERCHE LGI2P 1- Doctorante Ecole des mines de Paris, 2- Maitre de Conférences.
Réalisée par :Samira RAHALI
Chaire UNESCO - Calcul numérique intensif
Journée ConecsSdF 27 janvier 2011 ATELIER BENCHMARK Mise en œuvre du cas-test sur le simulateur Samovar Adrien GUENARD, INRIA Nancy, France Date.
UNIVERSITE DE YAOUNDE DE SEMINAIRE DE COMBUSTION
Optimisation et parallélisation de code pour processeur à instructions SIMD multimedia François Ferrand.
SCIENCES DE L ’INGENIEUR
I.Aperçu du projet II.Organisation du projet III.Processus de gestion IV.Processus technique V.Conclusion.
1 Grille de calcul et physique des particules Vincent Garonne CPPM, Marseille Novembre 2003 Contenu de la présentation Etat de lart : Grille de calcul.
Programmation concurrente
TIPE Étude d’un baromètre.
Importance du réseau dans des architectures MIMD Tout échange entre les processeurs nécessite un transfert de données via le réseau.
Soutenance de stage Lieux: CITI – INSA Lyon Marcel Pierrick Année IUT Valence – 51, rue B. de Laffemas VALENCE – Département GTR Développement.
Présentation rapide d’
8INF856 Programmation sur architectures parallèles
PRESTO Programme d’étude de séries temporelles Projet 4 ème année Jean-Frédéric Berthelot Paul-Alain Bugnard Camille Capelle Sébastien Castiel.
Modèles et protocoles de cohérence des données en environnement volatil Grid Data Service IRISA (Rennes), LIP (Lyon) et LIP6 (Paris) Loïc Cudennec Superviseurs.
MEMOIRE INDUSTRIEL ESIEA
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Performance de circuits.
1 Extension du modèle de composants CORBA avec accès concurrent à des données partagées Travail réalisé par : Landry BREUIL PFE, ISIMA Encadrants : Gabriel.
PARALLÉLISATION AUTOMATIQUE D’ALGORITHMES
Les processus métiers : concepts, modèles et systèmes Claude Godart Université de lorraine. Esstin
Bureautique M1 Mise en forme évoluée 2.
- Chap 7 - Fractions.
Cours oracle n°1 Le SGBD ORACLE
Université du Havre Faculté des sciences et techniques Laboratoire d’informatique du Havre DEA INFORMATIQUE THEORIQUE ET APPLICATIONS Thème Proposé et.
Calcul numérique sur Automates Programmables Industriels.
21/10/2008 SYSTEME INFORMATIQUE.
PaCO++ André Ribes Réunion Hydrogrid Rennes 15/09/03.
INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel ASIP Design and Synthesis for Non Linear Filtering in.
1 Journee gdr COSMAL 27/01/2009 Exécution Distribuée et Agile de Compositions de Services Françoise Baude & Virginie Legrand
Projet GDS de l’ACI MD Projet PARIS IRISA, Rennes.
Algorithmes parallèles
La localisation d’une multinationale et le savoir enraciné L’étude de cas d’un cluster industriel Dorota Leszczyńska enseignant-chercheur IPAG-Nice GREDEG.
الأكاديمية الجهوية للتربية والتكوين لجهة مكناس تافيلالت نيابة مكناس
التركيز الإقتصادي واستغلال مراكز الهيمنة وآثارها على التجارة والتنمية في الدول العربية السيد خليفة التونكتي المدير العام السابق للمنافسة والأبحاث الإقتصادية.
الهيئة العامة لحماية المستهلك أساليب الترويج وتأثيراتها على المستهلك خليفة التونكتي - مستشار المنافسة - 1.
Transcription de la présentation:

Frédéric Gava JFLA2006 Une implantation de la juxtaposition parallèle

2/24 Programmation parallèle ImpliciteExplicite Data-parallélisme Extensions parallèles Programmation Concurrente Parallélisation Automatique Patrons Contexte

3/24 Projets ACI Grid Conception de bibliothèques parallèles et Grid pour OCaml avec des applications pour les SGBD et le calcul numérique ACI « jeunes chercheurs » Produire un environnement de programmation parallèle où les programmes pourront être certifiés et exécutés de manière sûre.

4/24 Plan I.Le modèle BSP et BSML « plat » II.Compositions parallèles a.La superposition b.La juxtaposition III.Implantation de la juxtaposition et performances IV.Conclusion et futurs travaux

5/24 Le modèle BSP et BSML « plat »

6/24 Characterisée par : –p nombre de processeurs –rvitesse des processeurs –L synchronisation globale –gphase de communication (1 mot au plus envoyé ou reçu par chaque processeur) Architecture BSP: Le modèle BSP P/M Réseau Unité de synchronisation

7/24 T(s) = (max 0 i<p w i ) + h g + L Modèle dexécution

8/24 Extension data-parallèle explicite de ML basée sur le modèle BSP Parallélisme structuré, langage fonctionnel et prédictions des coûts BSP Permet limplantation de patrons Bibliothèque pour le langage OCaml 4 primitives pour manipuler une structure distribuée de données appelée « vecteur parallèle » : 1. Création dun vecteur (suivant le PID du processeur) 2. Application parallèle point-à-point (asynchrone) 3. Communication synchrone entre les composantes dun vecteur 4. Projection synchrone de valeurs (dun vecteur) Le langage BSML

9/24 f p-1 …f1f1 f0f0 g p-1 …g1g1 g0g0 Partie parallèle Parties séquentielle s Partie répliquée Un programme BSML

10/24 Compositions parallèles

11/24 Plusieurs programmes sur une même machine 2 nouvelles primitives de compositions : 1.Superposition 2.Juxtaposition –Algorithmes BSP « diviser-pour-régner » Multi-programmation

12/24 super : (unit (unit ) super E 1 E 2 = (E 1 (), E 2 ()) Fusion des communications/synchronisations par lutilisation de super-threads Préserve le modèle dexécution BSP Purement fonctionnelle Superposition parallèle

13/24 Superposition parallèle

14/24 Juxtaposition parallèle Création de 2 « sous-machines » juxta : int (unit par (unit par) par Fusion des communications/synchronizations pour chaque « sous-machine » ; préserve le modèle dexécution BSP Effet de bord sur le nombre de processeurs

15/24 Juxtaposition parallèle Communications Synchronisation Communications Synchronisation E1 Communications Synchronisation E2 Communications Synchronisation Communications Synchronisation E3 = (juxta 3 E1 E2)

16/24 Implantation et performances

17/24 Implantation 2 références contenant le nombre de processeurs dune « sous machine » et le PID du processeur « réel » qui est le processeur 0 de la sous-machine Créations de vecteurs « non complets » Applications point-à-point « partielles » Communications en simulant le nombre de processeur (restauration à chaque super-étape du nombre de processeur de la « sous-machine ») Chaque « sous-machine » de la juxtaposition dans un super-thread

18/24 Exemple calcul parallèle des préfixes scan: ( par par scan (+) = scan (+) = scan (+) = =

19/24 Juxta versus Super Code avec juxtaposition : 8 lignes Code avec superposition : 12 lignes Code directe : 6 lignes

20/24 Performances Taille des polynômes Temps(s) Version direct (BSML+MPI) Version avec superposition Version avec juxtaposition

21/24 Conclusion et travaux futurs

22/24 Conclusion BSML = ML + BSP Superposition = primitive de composition parallèle Juxtaposition = fonction utile pour les algorithmes « diviser-pour- régner » parallèles La superposition + traits impératifs simule la juxtaposition Performances similaires

23/24 Pour ce travail : La juxtaposition peut-elle simuler la superposition ? La superposition sans les traits impératifs peut-elle simuler la juxtaposition ? Preuve ? Avec les mêmes coûts BSP ? Implantation de plus gros algorithmes diviser-pour-régner BSP En général : Outils pour la preuve de programmes impératifs BSP Outils danalyses statiques pour la prédiction des performances Application pour la conception dun « modèle checker » BSP pour les réseaux de Petri de haut-niveau Futurs travaux

Merci de votre attention