Du test en production au test en réparation

Slides:



Advertisements
Présentations similaires
Ne laissez aucune perturbation vous échapper
Advertisements

Processus d'expression du besoin
La Gestion de la Configuration
Etablir des procédures de vérification (Etape 11 / Principe 6)
Test de Systèmes Intégrés Digitaux et Mixtes
Comment faire face aux incidents « logiciels »
Auto Apprentissage Le DSP
Maintenance des équipements pédagogiques
Flow de conception (4h)-demo
Tests et Validation du logiciel
Les Ateliers de Génie Logiciel
1 Ne laissez aucune perturbation vous échapper Tester la qualité du réseau électrique dans les systèmes d'alimentation de secours.
S.T.S. S.I.O. 1ère année La gestion de projets
1 ARCHITECTURE DACCÈS la méthode générale modèle de données définitions module daccès / modules métiers construction des modèles les modules daccès, les.
MRP, MRP II, ERP : Finalités et particularités de chacun.
™.
Introduction au Génie Logiciel
Sommaire Objectif de Peakup Principes de fonctionnement
Les besoins en CAN pour les applications d'imagerie
Plan de développement Définition tensions alimentation et puissance associées Alimentation analogique & Alimentation numérique Définition connecteur mezzanine.
ENST 31/01/ Un environnement de test non intrusif de systèmes temps-réel distribués Claire.
© Nuance Communications, Inc. Tous droits réservés. Page 1 OmniPage Ultimate mai 2013.
Techniques de test Boulanger Jean-Louis.
La stratégie E-government de lautorité fédérale Frank Robben Administrateur général Banque Carrefour de la Sécurité Sociale Chaussée Saint-Pierre
Formation en alternance
© Petko ValtchevUniversité de Montréal Janvier IFT 2251 Génie Logiciel Notions de Base Hiver 2002 Petko Valtchev.
Test de l’intégrité des signaux numériques des interconnexions des SoC
LES RESEAUX INDUSTRIELS
Les axes directeurs de la rénovation
Projet d’application Closer
Laurent Gross # 1 Contrôle, Acquisition de Données et Gestion des Erreurs du Tracker de CMS CMS France mars 2006 G. BaulieuIPNL – Lyon F. Drouhin.
Banc d’essai pour un circuit combinatoire
Stratégie d’entreprise - Alstom Transport – Marco Férrogalini
La technologie en 3ème avec Rob’OK Au collège République Bobigny
Objectifs de vérification logiciels GEF492A 2014 Référence: [HvV §14.1] Capt Vincent Roberge Collège Militaire Royal du Canada Génie électrique et génie.
Nos modules Intervention Prévention Prévention sur ultra mobile Formation Plan d'intervention Maintenance des équipements Bornes et points d'eau Horaires.
Supports de formation au SQ Unifié
1 Les pratiques de l’Industrie L’analyse et la gestion des risques sont encore peu développées en tant que telles. Des « risk managers » commencent à apparaître.
GENIE LOGICIEL
Vérification dans le cycle de vie GEF492A 2014 Référence: [HvV §14.2, 14.9] Capt Vincent Roberge Collège Militaire Royal du Canada Génie électrique et.
1 Emeric ROLLIN 1 Génie Logiciel GENIE LOGICIEL
Les épreuves du BTS Systèmes photoniques
Introduction au Génie Logiciel
Test et Testabilité des Circuits Intégrés Digitaux
La sous-épreuve E 51 Maintenance corrective d’un bien
Plusieurs techniques ont été expérimenté. Différentes modulations ont été étudiées et testées. Un setup expérimental a été mis en place. Les résultats.
ROGAUDIT ® Logiciel d'Assistance des Responsables d'Audits.
Presentation GT IVVQ - Mars 2007
Présentation AICHA REVEL INGENIEUR D’ÉTUDE STERIA DEPARTEMENT TRD
Management de la qualité
Prototypage Rapide Du modèle numérique au modèle physique
Les FPGA « Field Programmable Gate Array »
INTRODUCTION.
Stratégie de maintenance S8
Année 2006 – 2007 ENSEA © Emeric Rollin
L’enseignement de spécialité SLAM
Mon stage au centre opérationnel « Avionics and simulation product » (EYY) Usine Saint Martin 1.
ELE6306 : Test de systèmes électroniques Test intégré et Modèle de faute de délai Etudiante : S. BENCHIKH Professeur : A. Khouas Département de génie électrique.
L’enseignement de l’Analyse Fonctionnelle et Structurelle S 5 en S. T
TECHNOLOGIES & METHODES
LPKF France Présente la ProtoMat S62
BTS IRIS Étude du référentiel. RÉCAPITULATIF PAR ACTIVITÉ DES TÂCHES réalisées en autonomie. Installation, exploitation, optimisation et maintenance T6.8Suivi.
L’ ENGAGEMENT D’ UN SAVOIR FAIRE Depuis 1986 ,ESTELEC INDUSTRIE réalise des cartes électroniques
TPs d’Intégration des Systemes
De la conception à la fabrication Département GEII de l’IUT de l’Indre
09/09/2008Projet PMM2-N.Dumont Dayot1 Motivations Finalité du démonstrateur Partenaires Electronique frontale Travail au LAPP Conclusion Projet PMM² Photomultiplicateurs.
Locaux Techniques Contrôleurs CVC Programmables ECL/ECB.
Plan de maintenance de PHIL. Définition : Le plan de maintenance définit les actions à mener pour faire une démarche préventive, il concerne la génération.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
Outils Boundary Scan (JTAG) Mutualisation ? Journées Electroniques IN2P Juin 2012 C.Oziol (IPNO), G.Perrot (LAPP), K.Tun-lanoë (IPNO)
Transcription de la présentation:

Du test en production au test en réparation

Le cycle de vie d’une carte électronique et son test CONCEPTION FABRICATION MAINTENANCE PERENNISATION Partie 1 : Test de production Partie 2 : Test en réparation

Partie 1 Tester une carte en production, quelles sont les solutions ?

Ligne de fabrication et ses pôles de test

Les types de test Jtag FCT AOI SPI ICT AXI AOI Prévention des défauts Contrôle de dépôt de pâte à braser AOI SPI ICT AXI Détection des défauts AOI AXI, Automatic X-Ray Inspection Contrôle par RX automatique AOI, Automatic Optical Inspection Contrôle optique automatique

Inspection de Crème 2D/3D Prévention des défauts Surveillance Process La crème est-elle correctement déposée? Taux de faux défauts très faible. Coût de mise en œuvre très faible Confiance fonctionnement produit fini faible. Inspection de Crème 2D/3D SPI

SPI : Inspection de crème 2D ou 3D PASTE PRINTER 3D SPI INSERTION REFLOW OVEN POST REFLOW AOI 7

Inspection Vision Avant Four Prévention des défauts Surveillance Process : le composant est-il correctement placé ? Bonne précision de diagnostic « structurel » Taux de faux défauts très faible. Coût de mise en œuvre très faible Confiance fonctionnement produit fini faible Inspection Vision Avant Four AOI

AOI avant four : Inspection des composants Détection présence, absence, décalage, rotation de composants 9

Inspection Vision après Four Détection des défauts Chaque joint de soudure du produit est-t-il correct ? Chaque composant est-il correctement placé ? Très bonne précision de diagnostic « structurel » Accessibilité Visuelle Limitée donc taux de couverture limité Taux de faux défauts élevé en cas de test soudure. Confiance fonctionnement produit fini faible. Inspection Vision après Four AOI

Inspection des composants après four AOI Détection des problèmes de soudure (CC CO) et composants 11

Inspection Rayon X Après Four Détection des défauts Chaque joint de soudure du produit est-t-il correct ? Très bonne précision de diagnostic Accessibilité Visuelle imbattable donc taux de couverture « structurel » inégalé Taux de faux défauts faible Confiance fonctionnement produit fini faible Inspection Rayon X Après Four AXI

AXI : Inspection Rayon X automatisée 13

Lit de clous ou Flying probes Détection des défauts Test de confiance « relatif » Chaque composant du produit Fonctionne t-il oui ou non ? Très bonne précision de diagnostic Accès par lit à clous : très rapide – mise en œuvre coûteuse – très bonne couverture de faute électrique (inégalée) Accès par sondes Mobiles : Mise en œuvre rapide – temps de test « lent » - bonne couverture de faute « mixte » Test In Situ ICT Lit de clous ou Flying probes

Lit à Clous (Bon) ou Sondes Mobiles (FP) Le Test In Situ (ICT) Lit à Clous (Bon) ou Sondes Mobiles (FP) 15

Détection des défauts FCT Test Fonctionnel Test de confiance absolu : Le produit Fonctionne t-il ? Oui ou non ? Mais : Pas de diagnostic Produit Fini (coût de réparation) Mise en œuvre coûteuse (temps de développement, qualification du développeur) FCT Test Fonctionnel EOL (End Of Line)

Test Fonctionnel

Détection des défauts Jtag Intégration aisée des outils JTAG Simplification du logiciel et des « autotests » à réaliser par les bureaux d’études Possibilité de programmer des composants S’affranchir de la complexité de certains composants Rapport temps de test / diagnostic très avantageux Simplification du process de test en production Réduction du nombre d’outillage de test Augmentation de la couverture du test fonctionnel Boundary Scan Jtag

Un outil de test s’intégrant dans plusieurs méthodes de test Production Stand alone Application development Test FLASH PLD Application data F-Tester ICT Application validation FPT

Application des tests boundary scan au niveau de la carte TAP2 Digital I/O scan module TAP1 Test Infrastructure + TAP Connector uP Interconnexions R Clusters FPGA R Mémoires , bus & signaux control PLD SD Programmation CPLDs, FPGAs SD Cluster Cluster F Mémoires Flash (w/ AutoWrite) Connector

Tester une carte pour la réparation, quelles sont les solutions ? Stratégie de test en réparation Partie 2 Tester une carte pour la réparation, quelles sont les solutions ?

Production vs Réparation Types de défauts Production vs Réparation 80% 80%

Profil de cartes Production vs Réparation

Nombre de cartes Production vs Réparation

Autres considérations Production vs Réparation Une majorité de cartes PASS (Filtre GO/NOGO) Pas de temps pour la programmation Temps de test Critique Couverture optimisée Données CAO disponibles Testabilité ? Souvent Oui! Opérateur « sans qualification » Une majorité de cartes FAIL (Localisation de fautes) Plus de temps pour la programmation Temps de test Non critique Couverture étendue Données CAO et spécifications de test probablement Non disponibles Testabilité? Probablement Non! Opérateur expert

Qui est concerné par la réparation ? Les fabricants des cartes Les clients finaux (utilisateurs) en atelier de réparation

Prévention des défauts 1- Les fabricants des cartes : Utilisation des moyens de la ligne de production Détection des défauts ICT FCT Jtag Re USE Prévention des défauts SPI AOI AXI

2- Les clients finaux (utilisateurs) en atelier de réparation Problématique Maintenir les cartes électroniques ancienne génération, cartes « orphelines » Maintenir des cartes modernes sans solution de maintenance dans l’industrie Maintenir des cartes électroniques pour s’affranchir du fabricant Contraintes Les dossiers, CAO, spécifications, schémas, composants programmables pas toujours disponibles !!! Objectif Un taux de couverture/diagnostic performant et adapté aux pannes terrains Un coût de développement adapté à la réparation (nombre élevé de références, faible flux) Date

Les solutions possibles? Testeur fonctionnel « Testeur » manuel Les solutions possibles? Testeur monosonde Boundary scan Testeur Sondes mobiles Testeur à clip Testeur In-situ planche à clous

Comment les comparer ? Carte Type A : Composants et Fonctions Analogiques Carte Type B : Composants et Fonctions Numériques/ Analogiques Carte Type C : Composants à forte intégration

Comment les comparer ? Trois critères pour qualification: a. Temps de programmation et coût interface b. Couverture de fautes c. Résolution du diagnostic/localisation Quatre réponses (Excellent, Bon, Moyen, Mauvais) EXEMPLE :

Solution “Banc Manuel” Principes Accès par connecteur/clips/sonde Adaptations et commutations manuelles Solution spécifique par carte Tests Sous tension Tests Numériques et Analogiques par « stimulation » des parcours entrée/sortie Les plus Efficace sur cartes de type A Faible coût du banc Scénario de test adapté Procédures de test simple Les moins Inefficace sur cartes plus complexes Mise en œuvre lourde et manuelle Banc spécifique Procédures à documenter Diagnostic manuel Très lent en opérations Demande un opérateur qualifié

Architecture “Single probe » Principes Une seule sonde mobile Accès sans interface d’un seul côté Mesures d’impédance à la masse Mesures R,L,C,D Tests Hors tension Génération par Auto-apprentissage

Architecture “Single probe » Les plus Instrument d’analyse Efficace sur cartes de type A Faible coût du banc Utilisation simple Faible coût de programmation Auto-apprentissage (pas de CAD ou de schéma nécessaire) Les moins Inefficace sur cartes plus complexes Couverture faible Interprétation par diagnostic manuel Très lent en opération Demande opérateur qualifié

Testeur “à Clips” Principes Accès par Clips et Sondes Manuelles Mesures avec Forçage et Garde Tests Hors et Sous tension Tests CI Numériques et Analogiques Génération à partir de bibliothèques

Testeur “à Clips” Les plus Efficace sur cartes de type A et B Faible coût du banc Tests par bibliothèque Tests sous tension Les moins Efficacité décroissante Nécessite CAD ou schéma Limitations des clips Limitations des bibliothèques Environnement de test instable Opérations manuelles Très lent en opération Couverture faible et non certifiée Opérateur expert

SVP pas un testeur ICT MDA ! Testeur “In-Situ” Principes Accès par planche à clous (intrusif) Accès d’un seul côté Mesures avec Forçage et Garde Tests Hors et Sous tension Tests CI Numériques et Analogiques Génération Automatique à partir de CAD et bibliothèques SVP pas un testeur ICT MDA !

Testeur “In-Situ” BoN Les moins Les plus Coût du testeur Coût adaptateur par carte Nécessite la CAD Limitations des bibliothèques pour cartes complexes Limitations d’accès planche à clous selon testabilité Les plus Bonne couverture de test et certifiée Génération par bibliothèque Diagnostic automatique Vitesse de test Opérateur non qualifié

SVP double face pour faire du reverse Engineering ! Testeur à sondes mobiles (FP) Principes Accès sans interface Accès simple face ou double face Accessibilité sur tous les points de la carte (peut s’affranchir de contraintes de testabilité) Tests Hors et Sous tension Supporte un grand nombre de techniques de test (boite à outils : ICT, optique, thermique, structurel, test par impédance, BoundaryScan étendu, fonctionnel, etc…) Génération Très Rapide par CAD Génération sans CAD par « Reverse Engineering » SVP double face pour faire du reverse Engineering !

Le REVERSE ENGINEERING ? 1 – relevé des accès Top/bottom 2 – NETLIST 3 – PARTLIST top/bottom R1, 10k X1,Y1 via Xn,Yn X2,Y2 IC

Testeur à sondes mobiles double faces Les plus Efficace sur tous types de cartes Faible coût de programmation Pas d’interface de test Excellente accessibilité pour le test CAD ou Reverse Engineering, réponse à la maintenance des cartes « orphelines » Panoplie d’outils de test hors et sous tension Diagnostic automatique Couverture certifiée Perce les vernis Opérateur non qualifié Les moins Coût du testeur Limitations I/O numérique en table de vérité Temps de test

TEST PAR BOUNDARY SCAN ? ? Principes Teste les interconnexions entre composants, entre composants et connecteurs Permet de résoudre les problèmes d’accès par des pointes Augmente le taux de couverture Réduit les temps de test Améliore le diagnostic des défauts Permet de faire de la programmation sur carte S’adapte en technique complémentaire sur d’autres équipements de test ? Power or OMAP 4030 GND NAND FLASH DDR2 ?

TEST PAR BOUNDARY SCAN Les plus Coût du testeur Résout les problèmes d’accès Permet du test fonctionnel composant Bonne couverture en test structurel Diagnostic précis en réparation Les moins Ne permet pas de faire du test des partie analogiques Ne se suffit pas à lui seul

Testeur “Fonctionnel” Principes Accès par connecteurs (voies naturelles) Tests Stimuli/Réponse Tests Sous tension Tests Numériques et Analogiques par activation des parcours entrée/sortie Génération Couteuse Manuelle (ou assistée par Simulateur/CAD) Couverture très bonne (certifiée) Diagnostic avec Sonde Guidée Lent en diagnostic

Testeur “Fonctionnel” Les plus Excellente couverture Couverture certifiée (si simulation) Procédure ‘bon pour vol’ Les moins Coût du testeur Coût des programmes de test Coût adaptateur Nécessite de disposer CAD, schéma, voire spec de test Modèles pour la simulation Perte d’accès pour le diagnostic sonde guidée Perte d’efficacité des simulateurs Ingénieur de test expert pour les programmes

Synthèse Testeur CAD, schéma nécessaires Bcp de réf Type board Tps, Coût Prog Diagnostic Localisation Opérateur maintenance Test carte alimentée manuel OUI NON A Bon Mauvais Qualifié B Moyen C clip Moyens Mono sonde NON (auto apprentissage) In-situ BoN Excellent Non qualifié In-situ FP NON (Reverse Engineering) Boundary Scan so FCT

Les membres actifs du Comité Test SIMTEC qui ont participé à la préparation de cette présentation : 47

Avant de partir … N’oubliez pas de remplir le questionnaire de satisfaction Et vos suggestions pour l’année prochaine ! 48