MMAlpha Un outil pour la compilation sur silicium.

Slides:



Advertisements
Présentations similaires
Le Concept du programme enregistré
Advertisements

Journée projet CGP2P Laboratoire ID / Projet APACHE (URM 5132) Equipe G3 Grappe & Grille de Grappe 3 Enseignant-Chercheurs 7 Doctorants DEAs.
Initiation aux technologies de linformation Frédéric Gava (MCF) LACL, bâtiment P2 du CMC, bureau 221 Université de Paris XII Val-de-Marne.
Université de Poitiers Laboratoire d Informatique Scientifique et Industrielle E.A LISI - ENSMA et Université de Poitiers Responsables Francis Cottet.
Spécification et qualité du logiciel
Olivier Bournez Professeur à l’Ecole Polytechnique
Chargé de recherches au CNRS
Compilation avancée: analyse de programmes, optimisations de code.
A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé
Hiérarchie mémoire Contrôle Entrées Mémoire Chemin de données Sorties.
Jean-Jacques Lévy INRIA Preuves de programmes et méthodes formelles Microsoft TechDays - 9 février 2010.
Informatique parallèle hautes performances
Modèle polyédrique: fondements et application à la parallélisation de programmes réguliers Tanguy Risset DIF 2001/2002.
Gestion de la persistance des objets
simulateur de réseau de machines UML connectées par WiFi mode ad-hoc
Flow de conception (4h)-demo
Cours Visual Basic pour Application
1 ARCHITECTURE DACCÈS la méthode générale modèle de données définitions module daccès / modules métiers construction des modèles les modules daccès, les.
Graphes Conceptuels J.F. Baget Inria.
Programmation logique Logique des prédicats du premier ordre
Cours #8 Flot de conception d’un circuit numérique
Introduction à la conception de Bases de Données Relationnelles
Optimisation et Complexité
Lambda-Calcul Sémantique de Montague
Rappels de logique des prédicats du 1er ordre
CSI3525: Concepts des Languages de Programmation
Cours #7 Vérification d’un modèle VHDL
Parallel Programming in C with MPI and OpenMP
Partie II Sémantique.
COMPOSANTS PROGRAMMABLES
Qu’est-ce qu’un système d’exploitation ?
Flot de conception pour plateforme reconfigurable
Paradigmes des Langages de Programmation
Le VHDL : SOMMAIRE I Introduction II Éléments généraux du langage
Algorithmes Parallèles et Systèmes Réparties
Modélisation VHDL du chemin des données d’un processeur à usage général Sujets de ce thème
1 Rencontres IrisaTech Modélisation formelle de systèmes embarqués et applications Programme IntroductionJean-Pierre Talpin Composants riches et modélisation.
Présentation rapide d’
8INF856 Programmation sur architectures parallèles
INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel Langages de description architecturale.
Power PC embarqués et accélérateurs matériels pour des cibles de type FPGA Julien Dubois.
TECHNOLOGIE 5ÈME Professeur : Cyril LAVAYSSE.
Institut Supérieur des Sciences Appliquées et de Technologie Sousse
INF8505: processeurs embarqués configurables
Les systèmes mono-puce
Contribution à la mise en place d'une plateforme open-source MPSoC sous SystemC pour la Co-simulation d'architectures hétérogènes Thèse préparée par.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Modélisation VHDL de.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Simulation d’un modèle.
ARPO: architecture des processeurs superscalaires,VLIW et optimisation André Seznec et François Bodin.
D.E ZEGOUR Ecole Supérieure d’Informatique. Problèmes de décision Concepts de base Expressions régulières Notation particulière pour exprimer certaines.
Steven Derrien Équipe R2D2
2008/ Plan du cours 1.Introduction –Contenu du cours 2.Logique mathématique –Calcul propositionnel –Calcul des prédicats –Logique floue et aide à.
François CARCENAC,Frédéric BONIOL ONERA-DTIM Zoubir MAMMERI IRIT
Architecture matérielle Qu’est ce qu’un ordinateur ?
Conception Formelle en PVS Master 2 ISC Chef de Projet: M. Pierre Castéran Présenté par: Roland Atoui Xavier Dumas Sébastien Jardel Laurent Vendredi.
PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Flot de conception de.
Laboratoire Informatique de Grenoble Réunion BGPR/SafeScale 06 / 07 / Paris / Jussieu Kaapi dans Safescale 1.Une application Safescale sur Grid’5000.
Mai 2005 Ghislain Fraidy Bouesse TIMA-CNRS-INPG-UJF 46 Av. Félix Viallet Grenoble Cedex France CIS group "Concurrent Integrated Systems" Les Circuits.
PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées.
ARPO: architecture des processeurs superscalaires,VLIW et optimisation André Seznec et François Bodin.
PROJET CAPS Compilation, Architecture, Parallélisme et Système.
Projet GDS de l’ACI MD Projet PARIS IRISA, Rennes.
INTRODUCTION AUX BASES DE DONNEES
QU’EST-CE QU’UN SYSTÈME EMBARQUE ?
Café In: A quoi ca sert la recherche sur la programmation? Comment peut on faire travailler des ordinateurs ensemble? Ludovic Henrio SCALE TeamSCALE Team.
Dániel Darvas (CERN BE-ICS-PCS) Spécification formelle pour les API CERN-ESTEREL séminaire 21/01/2016, CERN Travail conjoint avec B. Fernández, E. Blanco,
"Interprétation matérielle de temps multi-dimensionnel "
Royaume de Maroc Université Hassan Premier Settat Faculté des Sciences et Techniques de Settat Description synthétiseur en langage VHDL d'un circuit intégré.
Patrice Quinton Séminaire COSI
Transcription de la présentation:

MMAlpha Un outil pour la compilation sur silicium

MMAlpha2 zLes systèmes matériels sont de plus en plus gros - Les outils doivent permettre plus d ’abstraction zProduire rapidement et sûrement du hardware zNouveaux marchés : demandeurs d’IP Motivations

MMAlpha3 Qu’est ce que MMAlpha? zUn “compilateur/parallélisateur de silicium“ pour nids de boucles FPGA ASIC VHDL for i = 1 to n do for k = 1 to m do y[i,k] = y[i,k-1] + w[i,k]*x[i-k]

MMAlpha4 Vhdl1 Alpha Uniformization Scheduling/Mapping HDL derivation MMAlpha Qu’est ce que MMAlpha? zFlot de conception contrôlé par l’utilisateur Vhdl2 Vhdl3 zscripts réutilisables Uniformisation Scheduling/Mapping 2 HDL derivation MMAlpha

5 Applications visées zApplications de calculs intensifs zFiltre yFIR yLMS yKalman zTraitement du signal zEstimation de mouvement zfiltres 2D zMultimédia zSéquençage ADN zBio-Informatique

MMAlpha6 Résumé du flot de conception MatlabAlpha FPGA ASIC VHDL Uniformization RTL derivation Scheduling

MMAlpha7 MMAlpha: codesign Matlab For i=1:1:N For j=1:1:N Alpha FPGA host bus Uniformization RTL derivation Scheduling VHDL Matlab VHDL Matlab

MMAlpha8 MMAlpha implémentation zLogiciel libre (licence GNU) zMathematica + langage C zExtensible facilement

MMAlpha9 MMAlpha développement zInterface hôte /co-processeur zPrototypage d’applications réelles (filtres adaptatifs, séquençage ADN) zpartitionnement d’applications zVérification de propriétés de systèmes Alpha

MMAlpha10 Les transformations MMAlpha préservent la sémantique initiale du système, mais… z propriétés non exprimables en Alpha ex : validité d ’un ordonnancement non linéaire z propriétés non vérifiables dans MMAlpha z propriétés partielles ex : prouver que sur un ensemble de signaux il y en a toujours au moins un a la valeur « vrai » Vérification de propriétés de systèmes Alpha

MMAlpha11 Vérification de propriétés de systèmes Alpha zUtilisation directe du modèle polyédrique pour prouver certaines propriétés zUtilisation d ’un prouveur de théorèmes dans les cas « difficiles »

MMAlpha12 En développement zPartitionnement et utilisation de mémoire yEn cours de développement zPrécision du chemin de donnée yméthode en développement pour les programmes à nid de boucle. zVérification sémantique ylien avec PVS (prouveur de théorème) zConception hiérarchique

MMAlpha13 Les bureaux zAlpha version Bêta yPatrice Quinton, professeur, à l'université de Rennes 1 yTanguy Risset, CR INRIA yFabien Quilleré, ATER yAnne-Claire Guillou, Doctorante INRIA xBureau D173 et D174 zJonglage de polyèdres ySanjay Rajopadhye, Chef de projet, CR CNRS yGautam Gupta, Doctorant INRIA xBureau D169 zVérification de la publicité yDavid Cachera, Maître de conférence ENS-Cachan yKatell Morin-Allory, Doctorante MENRT xBureau D173