Les réseaux logiques programmables

Slides:



Advertisements
Présentations similaires
Ecole Centrale de Lille/LAGIS (France) *ENSI de Tunis/SOIE (Tunisie)
Advertisements

CARACTERISTIQUES D’UN ENSEMBLE DE FORCES
Révisions Logique séquentielle
Machines séquentielles
Sémantique des déclarations pour le langage Z minimal
« 1.7. Fonction mémoire et différents types de logiques »
Stratégie de protection
LYCEE MAGHREB ARABE TECHNIQUE
Les circuits de mémoire
Les opérateurs combinatoires
Multiplexeur Définition : On appelle multiplexeur tout système combinatoire réalisant la fonction universelle de n variables qui correspondent aux n lignes.
Introduction à la minimisation logique
Les circuits séquentiels
Algèbre de Boole Définitions :
La Logique Issus de l'algèbre de Bool (mathématicien Anglais ), seuls deux états sont utilisés : Etat « 0 » = abscence, faux Etat « 1 » =
Calcul numérique (avec Maple)
Les Compteurs A. Objectifs de la séquence:
Sequence Memorisation Unitaire
3.1 Portes logiques et algèbre de Boole
Cours Systèmes logiques
Circuits Logiques Programmables
Analyse et Conception des Systèmes d’Informations
MACHINE DE MOORE SYNCHRONE SIMPLIFIÉE Professeur à l'UHP / ESIAL
UNIVERSITE DES SCIENCES ET DE LA TECHNOLOGIE D’ORAN
Logique Combinatoire Fonction OUI Fonction NON Fonction ET Fonction OU
Cours #6 Conception d’unités de contrôle
Programmation logique Logique des prédicats du premier ordre
3.2 Circuits logiques de base Circuits intégrés logiques (1/2)
Fonction COMMUNIQUER les liaisons série
Programmation logique Démonstrateur automatique
Équations différentielles.
Électronique numérique Intervenants : Boitier V. / Perisse T.
PLAN Introduction Demultiplexeur Multiplexeur Décodeur Codeur.
Fonctionnement et analyse de la fonction conversion analogique numérique du PIC 16F87X Schéma fonctionnel de la chaîne d’acquisition d’une grandeur analogique.
Chapitre 2 Le champ électrique
Logique séquentielle.
3.3 Circuits logiques à mémoire Bascules (latches)
3.2 Circuits logiques de base
Plan Formalismes • Algèbre de Boole • Tables de vérité
Hacheur Schéma global de principe


RAPPEL Qu’est ce qu’une structure de contrôle itérative ?
SIMPLIFICATION DES EQUATIONS LOGIQUES
Logique programmable Réseaux et circuits PLA, PAL, GAL et CPLD
ASI 3 Méthodes numériques pour l’ingénieur
Cours de mathématiques économiques
O-notation 1. Introduction 2. O-notation 3. Opérations 3.1 Somme 3.2 Produit 4. Règles générales 5. Exemple 6.Analyse des algorithmes récursifs 6.1 Dilatation.
Chapitre 3-B : AUTOMATIQUE : LES S.L.C.I.
Chapitre 3 Simulation de Fautes
Logique programmable Mémoires mortes: PROM, EPROM, EEPROM
Advanced Boolean Equation Language
Composants logiques programmables
Cellule DMUX2 (Membrane d’isolation). Exercice 1: DMUX2 format table.
Chapitre 3 :Algèbre de Boole
Compteurs asynchrones
Fonctions logiques séquentielles bascules compteurs registres
Procédures et fonctions Pr ZEGOUR DJAMEL EDDINE Ecole Supérieure d’Informatique (ESI)
PUISSANCE ELECTRIQUE ( UNITE SPECIFIQUE E3 ).
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Le problème du déphasage.
Principe Fondamental de la Statique
Introduction à l’économie du travail
Chapitre 5 : Les circuits séquentiels
Cours LCS N°4 Présenté par Mr: LALLALI
Les circuits logiques programmables
Circuits Logiques Programmables
Systèmes Logiques Chapitre 5: Les registres et les compteurs
L’électronique des ordinateurs Laurent JEANPIERRE IUT de CAEN – Campus 3.
1 Objectifs Apprendre la structure de quelques circuits combinatoires souvent utilisés ( demi additionneur, additionneur complet,……..). Apprendre comment.
Les réseaux logiques programmables
Transcription de la présentation:

Les réseaux logiques programmables Chapitre 6 Les réseaux logiques programmables Introduction Principe des réseaux programmables Types des réseaux programmables combinatoires : PROM : Programmable Read-Only Memory PAL : Programmable Array Logic FPLA : Field Progmmable Array Logic Les réseaux programmables séquentiels 1

1. Introduction Chaque fonction logique de n variables peut être mise sous la forme d’une somme de produits. Pour réaliser une telle fonction on a besoin : d’un ensemble d’opérateurs ET (portes AND)organisés sous forme d’une matrice pour réaliser les produits. Un ensemble d’opérateurs OU (Porte OR) organisés sous forme d’une matrice pour réaliser la somme. 2

Schéma général pour réaliser une fonction logique . Fn P1 P2 . Pn Matrice ET Matrice OU E0 E1 . En 3

Exemple Soit la fonction A B C A A  4

Représentation simplifiée Soit la fonction A B C F 5

2. Principe des portes ET utilisées A B C Un fusible brulé ( sauté ) S=A.C Fusible intacte 6

Un fusible Une matrice ET non programmée Une matrice ET programmée 7

Exemple Réaliser les fonctions suivantes A B C F1 F2 F3 8

Principe des portes OU C’est le même principe que les portes ET. A B C S=A + C A B C C’est le même principe que les portes ET. 9

Exemple d’une matrice OU non programmée Exemple d’une matrice OU programmée 10

Exemple Réaliser les fonctions suivantes A B F1 F2 11

3. Définition des réseaux logiques programmables Un réseau logique programmable (circuit logique programmable ) est un circuit qui peut être configurer par l’utilisateur pour avoir une ou plusieurs fonctions logiques. Un circuit programmable est constitué d’un ensemble d’opérateurs ET et OU organisés sous forme de deux matrices. La matrice des ET est un ensemble de portes AND qui permet de relier les différentes variables d’entrées . La matrice des OU est un ensemble de portes OR qui permet de relier les différents termes AND. Une matrice peut être programmable ( paramétrable ) ou figée ( préconfigurée ). La programmation consiste a faire bruler (sauter) les fusibles des termes ( ou des variables ) qu’on veut pas utiliser  laisser les fusibles utiles . 12

Remarques La programmation se fait une seule fois : une fois les fusibles brulés on peut pas les réparer. La programmation est réalisée grâce à un dispositif spécial . 13

Schéma général d’un réseau logique programmable 14

Classification des réseaux programmables Selon le type des deux matrices on peut distinguer les trois types suivants : Matrice ET figée et OU programmable  PROM (Programmable Read-Only Memory)‏ Matrice ET programmable et OU figée  PAL(Programmable Array Logic)‏ Matrice ET programmable et OU programmable  FPLA (Field ProgrammableArray Logic)‏ 15

3.1 Les PROM A B figée La matrice ET est figée : les produits sont déterminés La matrice des ET nous permet de générer toutes les combinaisons possibles La programmation consiste a choisir des termes et les relier par des OU. F1 F2 F3 16

Les PROM : exemple F1 F2 F3 A B 17

3.2 Les PAL La matrice OR est figée : chaque terme ou comporte un nombre déterminé de termes ET La matrice ET est programmable figée F1 F2 A B C 18

Les PAL : exemple A B C Ce terme donne un 0. F1 F2 19

Exercice 2 : Réaliser un additionneur complet avec un PAL ? Exercice 1 : Réaliser les deux fonctions suivantes avec un PAL qui possède 3 variables d’entrées, et Deux termes OU avec chaque terme OU comporte 4 termes ET ? Exercice 2 : Réaliser un additionneur complet avec un PAL ? 20

Solution ( EXO1) A B C F1 F2 21 21

Solution Exercice 2 Si Ri Ai Bi Ri-1 22

3.3 Les FPLA Les deux matrices sont programmables, c'est le cas général des PROM et PAL 23

Réaliser la fonction suivante en utilisant un FPLA Exemple Réaliser la fonction suivante en utilisant un FPLA A B C 24

Exercice 1 : Réaliser un générateur de parité avec un FPLA rappel : f(a,b,c)=1 si (abc)2 continet un nombre impaire de 1 0 sinon Exercie 2: réaliser un multiplixeur 41 en utisant un FPLA ?

Solution Exo 1 A B C f 26

Solution Exo2 V C1 C0 E3 E2 E1 E0 S 27

Exercice 3 UAL Réaliser le circuit suivant en utilisant un FPLA ? A B Fonction F1 1 F2 F3 F4 A B UAL S0 S1 F

4. Les réseaux programmables sequentiels Les PROM,PAL et les FPLA nous permet de réaliser uniquement des circuits combinatoire. Il existe des réseaux programmable sequentiels : ces réseaux sont constitué d'une partie combinatoire et d'une partie sequentiels ( un ensemble de bascules en sortie)‏. C'est possible d'utiliser ces réseaux sequentils pour résaliser des registres, des compteurs,..............

Exemple d'un PAL sequentiel Q1 Q0 D1 h D2 h 30

Exemple : Réaliser un compteur modulo 8 synchrone en utilisant un FPLA séquentiel 1 31

Q2 Q1 Q0 D0 h D1 h D2 h 32

Exercice Réaliser le registre définit par la table de fonctionnement suivante à laide d’un FPLA séquentiel ? Q0 Q1 Q2 Q3 h Dd Dg Décalage gauche SL X 1 Décalage droite SR État mémoire x