Les micro-contrôleurs

Slides:



Advertisements
Présentations similaires
Le micro-ordinateur.
Advertisements

Module Systèmes d’exploitation
Électronique de base du processeur
Architecture de machines Principes généraux
TRAITEMENT PROGRAMME DE L’INFORMATION
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
GEF 435 Principes des systèmes d’exploitation
L’ordinateur Sa constitution…. A Luttringer.
TP T1 Suivant INTENTIONS PEDAGOGIQUES Ce TP vise à faire analyser et justifier les choix technologiques retenus par le constructeur. Pour la détection.
TRANSMISSION DES DONNEES INFORMATIQUES
Architecture de machines La mémoire
Architecture de machines La mémoire
Cours d’initiation en Informatique
Système d’exploitation : Assembleur
Cours d’algorithme M. Boulakradeche
Les systèmes à microprocesseur
ARCHITECTURE GLOBALE CAPTAGE Traitement DES des données GRANDEURS
CYCLE 1 : Saisir – Afficher – Données Afficher du texte sur lécran 1- Rôle du printf() 2- Syntaxe du printf() 3- Exécution du printf() par le CPU.
ARCHITECTURE DES ORDINATEURS
LA CARTE MERE PROJET REALISER PAR : BELGHITI ALAOUI Anas.
Chapitre n°2 : Architecture d'un ordinateur
Système d’exploitation : Assembleur
Définition – Rôle Formes Composants Périphériques internes
Architecture de base d’un ordinateur
DÉCODAGE D'ADRESSES Mars 2007 JF VIENNE.
LES MEMOIRES.
L’ordinateur: comment ça marche ?
Le Système Processeur David Saint-Mellion.
Communications séries synchrones
Architecture Fondamentale des Microprocesseurs
Architecture d ’un système à MICROPROCESSEUR
LES SYSTEMES AUTOMATISES
Le Bus S.P.I © T.Berenguer.
GPA770: Microélectronique appliquée
Module 1 : Généralités sur les systèmes informatiques
GIF-3002 SYSTÈMES MICRO- PROCESSEURS ET INTERFACES 4 et 5 Novembre 2009 Automne 2009 PLT Décodeurs dadresses, bases (8.5) U.S. Ganguly, Pr., responsable.
LE JARDIN DE GRAND-MERE
Présentation.
Architecture des ordinateurs, Environnement Numérique de Travail
Informatique 1. Les applications de l’informatique
Lycée ELKHAWARIZMI De SAFI
ARCHITECTURE D’UN SYSTEME MICROPROGRAMME
A_cours_TdS_master_Signaux_Generalites_DeltaDirac.
Codage binaire A 65 Entiers positifs caractères
L’ architecture système
Etude de cas: carte 80C552++ ‘APPALACHES’
1 Cliquez ici pour avancer Ici pour reculer Ch.Dupaty 11/97.
Les Microcontrôleurs 68HCXX
SURVEILLANCE VIDEO SUR RESEAU ETHERNET
ADC Microcontrôleur MSC1210.
L’entretien de son PC Architecture d’un PC.
Exemple de mise en oeuvre
Microprocesseur famille 68'000 Interface matériel
Fonctionnement d’une mémoire.
Microcontrôleurs PIC. 1ère séance Présentation du PIC16F876 Outils de programmation du PIC Le langage C Exemples d’applications simples 2ème séance Présentation.
GPA770: Microélectronique appliquée
Structure d’un ordinateur Et ses périphériques
Système slow-control au LAPP
Gestion des Périphériques
Un programme Algorithme permettant au processeur de s'alimenter:
On utilisera la version HC912DG128
18/09/2013JC LP MD1 Cours_2. 18/09/2013JC LP MD2 Mapping de configuration.
Architecture des ordinateurs, Environnement Numérique de Travail
Simulateur de microcontrôleur Intel 80C51
Représentation digitale des données Trois formats de base: 1) Décimale: base 10 (Une constante i.e dimension d ’1 vecteur) 2) Binaire: base 2 ( Mask, set/reset.
Architecture d’un ordinateur
LES MEMOIRES et le décodage d’adresses
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Intervention sur un système technique Afficheur industriel « AIW »
Initiation à la micro-informatique Le matériel L’Unité Centrale un clic pour la suite…
Transcription de la présentation:

Les micro-contrôleurs Structure d ’un système à microprocesseur Structure d ’un circuit mémoire Connectique du circuit 68HC811E2 Schéma blocs d ’un micro-contrôleur type 68HC11 Ports d ’entrées et sorties Plan mémoire

Structure d ’un système à microprocesseur Unité de mémoire Mémoire VIVE ( Données) Mémoire Morte ( Programme) Bus de contrôle Bus d ’adresses Bus de données UNITE DE CALCUL ET DE TRAITEMENT UCT INTERFACES D'ENTREES ET SORTIES POUR PERIPHERIQUES PERIPHERIQUES Clavier Ecran Imprimante Unités de disques Capteurs Logiques ou Analogiques Sorties Logiques ou Analogiques EXTENSIONS

Structure d ’un circuit mémoire Schéma interne Schéma externe

Connectique du circuit 68HC811E2

Schéma blocs d ’un micro-contrôleur type 68HC11 ACCUMULATEUR PA7 PAI D'IMPULSIONS OC2 PA6 ROM PA5 TIMER OC3 OC4 PA4 OC5 PA3 INTERRUPTION IC1 PA2 TEMPS REEL IC2 PA1 RAM CHIEN DE GARDE IC3 PA0 SS PD5 SPI SCK PD4 EEPROM MOSI PD3 MISO PD2 PE7 SCI PD1 PD1 PE6 PD0 PD0 PE5 PE4 PE3 CONVERTISSEUR PE2 A/D PE1 M68HC11 CPU PE0 V REFH V REFL RESET BUS D'ADRESSES ET DE DONNEES XIRQ INTERRUPTIONS IRQ (V PPBULK ) DIALOGUE ENTREES / SORTIES XTAL EXTAL OSCILLATEUR DATA DIRECTION C E PORT B PORT C MODA ALIM. (LIR) SELECTION DE MODB MODE CIRCUIT SEUL (V STBY ) MODE Vdd Vss ETENDU

1 1 1 Ports d ’entrées et sorties PA7 PA6 PA5 PA4 PA3 PA2 PA1 PA0 Port A ($1000) PACTL ($1026) PB7 PB6 PB5 PB4 PB3 PB2 PB1 PB0 Port B ($1004) 1 DDRA7 DDRA3 PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 Port C ($1003) DDRC ($1007) PD5 PD4 PD3 PD2 PD1 PD0 Port D ($1008) DDRD ($1009) DDRC7 1 DDRC6 DDRC5 DDRC4 DDRC3 DDRC2 DDRC1 DDRC0 1 DDRD5 DDRD4 DDRD3 DDRD2 DDRD1 DDRD0 PE7 PE6 PE5 PE4 PE3 PE2 PE1 PE0 Port E ($100A)

Plan mémoire ? EEPROM RAM REGISTRES + PORTS Fonctions Adresses PC Tailles en octets RAM $0000 $0001 $0002 $FFFF $FFFE $FFFD 256octets $00FF $00FE REGISTRES + PORTS $1000 64 $103F Moniteur Devmic $F800 379 $F97A $F97B EEPROM 2 Ko Plage Programmation 1669