ARPO: architecture des processeurs superscalaires,VLIW et optimisation André Seznec et François Bodin.

Slides:



Advertisements
Présentations similaires
Le micro-ordinateur.
Advertisements

Cours n° 1 Introduction à la programmation
Le Concept du programme enregistré
Architecture de machines Le microprocesseur
TECHNOLOGIE DES ORDINATEURS
Architecture des ordinateurs
PLAN du COURS Introduction Structure des Systèmes Informatiques
Objectif de l’exposé.
1 Les technologies XML Cours 1 : Les Web Services et Architectures Orientées Services Fé vrier Version 1.0 -
Performances 1 Évolution : Performance. Performances 2 Évolution : Mémoire.
A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé
Objectifs Identifier l’interface entre le logiciel de plus bas niveau et le matériel Comprendre la problématique de l’architecture du jeu d’instruction.
Performances 1 Objectifs : Comment mesurer, décrire et résumer les performances et décrire les principaux facteurs qui déterminent les performances dun.
People want to do X, but computers can only do Y. This leads to a problem. My job is to explain how this problem can be solved.
L ’informatique : la mécanique de l ’abstraction
Le Concept du programme enregistré
Le jeu d ’instructions Introduction Un jeu d ’instruction classique
Architecture Systèmes
Architecture de machines Principes généraux
LANGAGE D’ASSEMBLAGE Architecture et Technologie des Ordinateurs
CYCLE 1 : Saisir – Afficher – Données Afficher du texte sur lécran 1- Rôle du printf() 2- Syntaxe du printf() 3- Exécution du printf() par le CPU.
Restriction daccès aux logiciels et aux matériels Problème de licence Nicolas CHABANOLES Matière : SRR Lieu: UFRIMA.
Architectures et systèmes à microprocesseurs – ELEC288
Architecture de base d’un ordinateur
Démarche de résolution de problèmes
Architecture des Ordinateurs
Optimisation et parallélisation de code pour processeur à instructions SIMD multimedia François Ferrand.
Architecture d ’un système à MICROPROCESSEUR
Introduction Objectifs du cours Évaluation Références
Systèmes Superscalaires et VLIW
Présenté par: Amélie Gaudreau Groupe:601 1 er décembre 2010.
Chap. 2 - Structure d’un ordinateur
La reconnaissance vocale La reconnaissance vocale Dites à votre PC ce quil doit faire par Bernard Maudhuit.
Architecture des ordinateurs, Environnement Numérique de Travail
Informatique 1. Les applications de l’informatique
Lycée ELKHAWARIZMI De SAFI
Cours 1 1 Java. Cours 1 2 Plan général 1.Introduction 2.Les types primitifs, évaluation d’expressions 3.Instructions for, if…. 4.Introduction de l’objet,
Optimisation des performances
PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées.
Informatique 1. Les applications de l’informatique
PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées.
Présentation rapide d’
André Seznec Caps Team IRISA/INRIA 1 Processeurs Hautes Performances Panorama et Nouveaux Défis André Seznec IRISA/INRIA
INF8505: processeurs embarqués configurables Département de génie informatique et génie logiciel Langages de description architecturale.
Cours de Structure et Technologie des composants d’ordinateurs
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Modélisation VHDL de.
PROJET CAPS Compilation, Architecture, Parallélisme et Système.
IRISA/INRIA. Processeurs Hautes Performances Panorama et Nouveaux Défis André Seznec IRISA/INRIA
Gei 431 Architecture des ordinateurs II – Frédéric Mailhot Étude de cas Maintenant qu’on a vu les pipelines, le superscalaire, le VLIW, la gestion des.
1 IFT 099 Introduction à la programmation. 2 Plan du cours (sem. 1) 1.Introduction - les ordinateurs 2.La programmation procédurale 3.La programmation.
Projet de Fin d’Etudes – Optimisation SSE 1/28. 1) Présentation du Stage 2) Les instructions SSE 3) Algorithme DSP Audio Conclusion 2/28 Projet de Fin.
Simulation de jeux d’instructions à hautes performances
Gestion des Périphériques
P ROJET D ’ INFORMATIQUE Fait par mélodie Lapointe-Bélanger Mélody Lapierre Sytaïna Vigneault.
PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées.
Architecture des ordinateurs, Environnement Numérique de Travail
PROJET CAPS Compilation, Architecture, Processeurs Superscalaires et Spécialisées.
Généralités sur l’architecture des machines informatiques
ARPO: architecture des processeurs superscalaires,VLIW et optimisation André Seznec et François Bodin.
Micro contrôleurs M. Boutemeur
IRISA/INRIA Les processeurs Alpha et ou comment Compaq espère mener la course en tête.
PROJET CAPS Compilation, Architecture, Parallélisme et Système.
UE MAREP Cours 12 : Révisions
Patricia Renault UPMC 2005/2006
System 1 Introduction to Computer Architecture
1 Microprocesseurs Hautes Performances André Seznec IRISA/INRIA
Création et Optimisation de Modules Audio avec les instructions SSE
1 Grid, Virtualisation, et HPC Bernard Ourghanlian CTO & CSO – Microsoft France.
L E C ORPS D ’ UN A LGORITHME / P ROGRAMME – L A PARTIE I NSTRUCTION Réalisé par : OUZEGGANE Redouane Département de Technologie Faculté de Technologie.
ARCHITECTURE MATERIELLE D’UN SYSTEME A MICROPROCESSEUR
Transcription de la présentation:

ARPO: architecture des processeurs superscalaires,VLIW et optimisation André Seznec et François Bodin

Processeurs hautes performances  Processeurs à usage général  serveurs, ordinateurs de bureau, ordinateurs de poche...  exécute tous types d’applications  Processeurs « enfouis »  téléphone, télévision, voiture...  application spécifique  processeur spécialisé ou dérivé d’un processeur à usage général

« Loi » de Moore  Le nombre de transistors sur un micro-processeur double tous les 18 mois  1972: 2000 transistors (Intel 4004)  1979: transistors (Intel 8086)  1989: 1 M transistors (Intel )  1999: 130 M transistors (HP PA-8500)  Les performances des processeurs doublent tous les 18 mois:  1989: Intel Mhz (< 1inst/cycle)  1993 : Intel Pentium 66 Mhz x 2 inst/cycle  1995: Intel PentiumPro 150 Mhz x 3 inst/cycle  06/2000: Intel Pentium III 1Ghz x 3 inst/cycle  09/2003: Intel Pentium Ghz x 3 inst/cycle

Processeurs de plus en plus puissants  Pas juste la technologie  mais aussi:  La micro-architecture  Le jeu d’instruction  la compilation: optimisations pour l’architecture  l ’écriture « architecture aware » des applications

L’interface logiciel / matériel transistor micro-architecture jeu d’instructions (ISA) compilateur langage logiciel matériel

Jeu d’instructions (ISA)  C’est l’interface matériel / logiciel: directement vue par le compilateur  Exemples  Intel x86 (1979)  MIPS, SPARC (milieu années 80)  Alpha (début années 90)  Les ISA évoluent lentement, par ajouts successifs  il faut avoir de bonnes raisons pour lancer un nouveau jeu d’instructions plus de raisons pour les processeurs enfouis : applications spécifiques, densité du code, consommation électrique,...

Microarchitecture  Vision macrocospique de l ’implémentation du matériel:  pas besoin de savoir comment fonctionne un transistor !!  Mais comprendre pourquoi un programme séquentiel (en sémantique), lisant ses données et instructions dans une mémoire répondant en 100 ns peut exécuter 3 instructions toutes les 300 ps

Compilation/Optimisation  La structure des codes influe de plus en plus sur le temps d ’exécution  souvent un facteur 10 sur le temps d ’exécution  Comprendre les phénomènes  Techniques automatiques d ’optimisation  Quelques outils