ELE6306 : Test de systèmes électroniques Projet de cours Core Test Language (CTL) Maurice Kouam; Guillaume Wild Professeur : A. Khouas Département de génie.

Slides:



Advertisements
Présentations similaires
Mise en œuvre d’une communication parallèle IEEE 488 sous Labview
Advertisements

Tolérance aux défaillances de logiciel
Cours MIAGE « Architectures Orientées Services » Henry Boccon-Gibod 1 Architectures Orientées Services Composants de Service Exemple pratique de développement.
Exposé Système Netware 5 11 /10/ 2001 Aurélie Démolis
Auto Apprentissage Le DSP
Plan Problématique Modélisation des fautes de délai
1 ARCHITECTURE DACCÈS la méthode générale modèle de données définitions module daccès / modules métiers construction des modèles les modules daccès, les.
Bac Blanc Mickaël LEVERT
Plan Évolution Système On Chip Difficultés de la testabilité des SOCs
Bouyela Ngoyi Gérard Armand professeur: Pierre Langlois
Cours #8 Flot de conception d’un circuit numérique
EVOLUTION DE LA METHODOLOGIE DE CONCEPTION: DFM - DFY
Plan de l’exposé Introduction Revue de littérature Méthodologie
Plan de la présentation
Historique de SystemC Regroupe 4 courants didées: SCENIC Project : Synopsys+UC Irvine Philips System-Level Data Types, VSIA SLD DWG IMEC, Hardware-Software.
Historique de SystemC Regroupe 4 courants didées: SCENIC Project : Synopsys+UC Irvine Philips System-Level Data Types, VSIA SLD DWG IMEC, Hardware-Software.
OIL & UPML DREVET - HUMBERT Introduction OIL : un langage de description dontologies UPML : un langage de description de systèmes à base.
Plan 1-Introduction. 2-Standard VHDL-AMS. Modélisations:
ELE6306 : Test de systèmes électroniques Projet de cours Chaîne de scan unique: Reconfiguration = Optimisation Louis-Martin Côté Professeur : A. Khouas.
Plan Introduction Architecture des FPGA Modèles des fautes
Plan Introduction DFT d’un additionneur asynchrone
Plan Problématique Fautes de délai Techniques de test « at-speed »
Standard Template Library
Séminaire Service Interoperability on Context Level in Ubiquitous Computing Environments Davide Bazzi IIUF Etude de larticle: Service Interoperability.
COMPOSANTS PROGRAMMABLES
BIOS – – Un environnement de développement et de production de web-services BioMOBY Sébastien Carrere.
Démarche de développement
La Gestion de Projet.
Présentation de CORBA et de IIOP
Le VHDL : SOMMAIRE I Introduction II Éléments généraux du langage
Banc d’essai pour un circuit combinatoire
Sysml et le domaine de l’architecture et construction
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Analyse de machines.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Description d’un circuit.
Advanced Boolean Equation Language
Optimisation des performances
Test de l’unité d’exécution d’une instruction par application d’instructions de test Projet du cours ELE6306 : Tests des systèmes électroniques. Nicolas.
Méthodologie de conception Outils de conception
La formation des ressources humaines
INF8505: processeurs embarqués configurables
Warehouse management system (système de gestion des entrepôts)
Les systèmes mono-puce
Contribution à la mise en place d'une plateforme open-source MPSoC sous SystemC pour la Co-simulation d'architectures hétérogènes Thèse préparée par.
Journées d'études Faible Tension Faible Consommation 14, 15, 16 mai Gwenolé CORRE, Nathalie JULIEN, Eric SENN, Eric MARTIN LESTER, Université de.
TP N°4 – M2 EEA SM Conception en Vue du Test. Objectifs Réaliser le flot complet de synthèse – test – synthèse en vue du test Utilisation d’un design.
REPUBLIQUE TUNISIENNE MINISTERE DE L’ENSEIGNEMENT SUPERIEUR, DE LA RECHERCHE SCIENTIFIQUE ET DE LA TECHNOLOGIE DE LA RECHERCHE.
Introduction au VHDL - R.WEBER - Polytech'Orleans
Plusieurs techniques ont été expérimenté. Différentes modulations ont été étudiées et testées. Un setup expérimental a été mis en place. Les résultats.
PROJET : RECEPTEUR INFRAROUGE
1. Introduction Le traitement informatisé de données requiert un dialogue, une communication entre l’homme et la machine, et parfois, entre plusieurs.
Les pluies acides.
Ingénierie Système appliquée à une classe de TSTI2D
Conception d ’ une IP d ’ un contrôleur de bus I ² C en SystemC1.0 ZHANG XUN Tuteurs du projet : Mr. P. Garda - Mr. O. Romain LISIF---Team SYEL Université.
INTRODUCTION.
VHDL pour circuits séquentiels
1 Interface Web-Service pour une application génie logiciel Equipe : LIP6 Team Move Date : 02/09/2008 Auteur : S. HONG Encadrants : F. KORDON / J.B. VORON.
ELE6306 : Test de systèmes électroniques Adaptation d’une interface de communication pour implants en vue du test Laurent Aubray, Dominique Pâquet-Ferron.
Hiver 2004SEG2501 Chapître 41 Chapître 4 SDL – structure d’un système et son comportement.
Scan-Chain Attack.
Compression de données de test : Réduction du nombre de broches et gain en temps de test Julien DALMASSO, Marie-Lise FLOTTES, Bruno ROUZEYRE {dalmasso,
ELE6306 : Test de systèmes électroniques Test intégré et Modèle de faute de délai Etudiante : S. BENCHIKH Professeur : A. Khouas Département de génie électrique.
Domotique X-10 INTRODUCTION LA DOMOTIQUE LA VIE DE DAVID
1 Cours 6 Définitions de nouvelles procédures Transmissions de données/résultats Déclarations globales/locales Visibilités Interface/implementation.
VALIDATION DE PRODUITS POUR APPLICATIONS URBATIQUES
Evaluation d’architectures pour les sites web utilisant des bases de données Article de Wen-Syan Li, Wang-Pin Hsiung, Oliver Po, K. Selcuk Candan, Divyakant.
CEA DSM Irfu 29 / 12 / Christophe Cara - Développement d’un SoC LEON Séminaire ‘instrumentation’ FPGA intégrant un microprocesseur Développement.
VALIDATION DE PRODUITS POUR APPLICATIONS URBATIQUES.
IUS62 INCISIVE UNIFIED SIMULATOR linux. ENVIRONNEMENT Xwin32 -> lappsun26, lappsun27 Script d’initialisation de l’environnement –Mldv Aide –cdnshelp.
الهيئة العامة لحماية المستهلك أساليب الترويج وتأثيراتها على المستهلك خليفة التونكتي - مستشار المنافسة - 1.
Transcription de la présentation:

ELE6306 : Test de systèmes électroniques Projet de cours Core Test Language (CTL) Maurice Kouam; Guillaume Wild Professeur : A. Khouas Département de génie électrique École Polytechnique de Montréal

Projet, ELE avril 15École Polytechnique de Montréal 1 Plan de la présentation  I. Introduction : Les SoC et les difficultés de test  II. Vers un SoC standardisé IEEE-1500 Core nu (1500-Ready core) Core avec Wrapper (1500-compliant core)  III. Exemple de code CTL (Core Test Language)  IV. Conclusion

Projet, ELE avril 15École Polytechnique de Montréal 2 I. Introduction : Les SoC et les difficultés de test Exemple de SoC comportant plusieurs IP Intègrent de plus en plus de modules Chaque module a ses propres procédures de test Difficultés pour tester le système au complet Nécessité d’un standard pour faciliter le test des modules à l’intérieur du système

Projet, ELE avril 15École Polytechnique de Montréal 3 Architecture de test d’un module IP Langage de description des procédures de test (Core Test Language) Les vendeurs de IP fournissent les procédures de test décrites en langage CTL Deux scénarios possibles pour le fournisseur de cores : Core nu / Core avec wrapper II. Vers un SoC standardisé IEEE1500

Projet, ELE avril 15École Polytechnique de Montréal 4  Description Livré avec un code CTL Code CTL contient la description du test Avantage: le concepteur du SoC peut utiliser un wrapper standard adapté à son système Scénario 1: Core nu (1500 Ready-Core)

Projet, ELE avril 15École Polytechnique de Montréal 5  Description Livré avec un code CTL Code CTL contient la description du test et les modes de fonctionnement  Avantage Minimise l’impact du wrapper sur les performances du core Scénario 2: Core avec wrapper (1500 Compliant-Core)

Projet, ELE avril 15École Polytechnique de Montréal 6 // Entete CTL 0.1; Header { Title "Code CTL pour core 1500-Compliant"; Date "Jeudi 4 decembre 2003"; } //definition originale des signaux du Core CoreSignals bare_core_signals { d[0..4] In { CoreExternal { ConnectTo UDL;}} q[0..2] Out { CoreExternal { ConnectTo UDL;}} si0 In { ScanIn 6; CoreExternal { ConnectTo TAM;}} si1 In { ScanIn 8; CoreExternal { ConnectTo TAM;}} so0 Out { ScanOut 6; CoreExternal { ConnectTo TAM;}} so1 Out { ScanOut 8; CoreExternal { ConnectTo TAM;}} sc In { CoreExternal { ConnectTo PIN;}} clk In { CoreExternal { ConnectTo PIN;}} } //Nouveaux signaux pour wrapped-Core Signals{ si In { CoreExternal { ConnectTo TAM;}} sc In { CoreExternal { ConnectTo PIN;}} clk In { CoreInternal { DriveAccuracy Critical;} CoreExternal { ConnectTo PIN; DataType Clock;}} d[0..4] In { CoreInternal { ConnectIn Scan m1m4`0..4`; Wrapper IEEE-1500;} CoreExternal { ConnectTo UDL;}} pi[0..2] In { CoreExternal { ConnectTo TAM;}} po[0..2] Out { CoreExternal { ConnectTo TAM;}} q[0..2] Out { CoreInternal { ConnectOut Scan m1m4'5..7; Wrapper IEEE-1500; } CoreExternal { ConnectTo UDL; }} so Out { CoreExternal { connectTo TAM; }} wc[0..5] In { CoreInternal { DriveAccuracy NonCritical; } CoreExternal { ConnectTo PIN; DataType TestControl; }} } III. Exemple d’un code CTL (1) CoreSignals : signaux E/S du core nu Signals : signaux E/S du wrapper

Projet, ELE avril 15École Polytechnique de Montréal 7 //Definition des regroupements de signaux SignalGroups{ si_m123 = 'si' { ScanIn 22; } // longueur de (d+schain0+schain1+q) si_wir = 'si' { ScanIn 6; } so_m123 = 'so' { ScanOut 22; } wc = 'wc[0..5]'; ins = 'pi[0..2] + d[0..4] + sc + si + wc[0..5]';//all inputs outs = 'po[0..2] + q[0..2] + so‘;//all outputs CLK = 'clk'; } // diagrammes temporels Timing normal { WaveformTable mon_timing{ Period '100ns'; Waveforms { ins { 0 { '0ns' D;}} ins { 1 { '0ns' U;}} ins { Z { '0ns' Z;}} outs { X { '0ns' X;}} outs { H { '0ns' X;'40ns' H;}} outs { L { '0ns' X;'40ns' L;}} CLK { 1{'0ns' D;'60ns' U;'65ns' D;}} CLK { 0{'0ns' D;}} } III. Exemple d’un code CTL (2) SignalGroups : regroupements de signaux Timing : déclaration des waveforms

Projet, ELE avril 15École Polytechnique de Montréal 8 // Definition des macros MacroDefs{ setup_normal{ Purpose Instruction; W mon_timing; C{ si=0; so=X, wc=000000;} // valeurs par defaut V{ wc[0..4]=10000;} //mettre WIR en mode reception Shift{ V{ si_wir=111111; wc[5]=1;}}//code du mode normal F{ wc=010001; }// update du WIR } setup_serial_intest{ Purpose Instruction; W mon_timing; C{ si=0; so=X, wc=000000;} // valeurs par defaut V{ wc[0..4]=10000;} // mettre WIR en mode reception Shift{ V{ si_wir=111000; wc[5]=1;}} //code du mode de test F{ wc=010001; }// update du WIR } do_serial_intest{ Purpose ControlObserve; W mon_timing; C{ si_m123=0; so_m123=X; CLK=1; sc=1; } Shift { V{ si_m123='d,si1,si0'; so_m123='so1, so0,q'; }} V{ clk=1; sc=0; } } III. Exemple d’un code CTL (3) Macrodefs : définition des macros

Projet, ELE avril 15École Polytechnique de Montréal 9 // Definition des différent mode de test Environment wrapped_core{ //Mode de fonctionnement normal CTL mode_normal{ TestMode Normal PatternInformation{ PatternExec run_all{ Purpose EstablishMode; Timing mon_timing; PatternBurst seq_normal; } PatternBurst seq_normal{ PatternSet{pat_normal;} }}} //Mode de test interne en mode sériel CTL mode_serial_intest{ TestMode SerialInternalTest; PatternInformation{ PatternExec run_all{ Purpose Production; Timing mon_timing; PatternBurst seq_serial_intest; } PatternBurst seq_serial_intest{ PatternSet{pat1;pat2;pat3;} }}} } III. Exemple d’un code CTL (4) Environment : définition de l’environnement CTL, des différents modes de fonctionnement du wrapper

Projet, ELE avril 15École Polytechnique de Montréal 10 Pattern pat_normal{ Purpose EstablishMode; M setup_normal{}; } Pattern pat1{ Purpose Scan; PatternCharacteristics { BreakPoint No; ConditionalStatements No; CoreUsageReady No; NonCyclized No; DeltaChangeVectorData Yes; GoTo No; IddqTestPoints No; Macro Yes; MultiBitData No; NumberPatternUnits 2; PatternVariables No; ProcedureCalls WithParameters; Shift Yes; STILPatterns Yes; } //fin PatternCharacteristics Fault { Type StuckAt; FaultCount 4; FaultsDetected 4; FaultCoverage 100; } //fin Fault M setup_serial_intest{}; M do_intest{d=00110 ;si0=1 ; si1=0 ;so0=0 ;so1=0 ; q=110} M do_intest{d=11100 ;si0=0 ; si1=1 ;so0=1 ;so1=0 ; q=000} } //fin Pattern III. Exemple d’un code CTL (5) Pattern : définition des séquences de vecteurs de test

Projet, ELE avril 15École Polytechnique de Montréal 11 IV. Conclusion  Le CTL facilite le DFT dans la conception d’un SoC  Il permet la transmission des informations relatives au test d’IP au concepteur de SoC  Le CTL fait partie du standard IEEEP1500 : Standard for Embedded Core Test  Ce standard est aujourd’hui encore dans sa phase de développement

Projet, ELE avril 15École Polytechnique de Montréal 12 Questions