LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions Sommaire - Repère Quatrième Partie: Le bus Interruptions Présentation Schéma bloc fonctionnel Identification des signaux Les modules fonctionnels La gestion des interruptions Cours_bus_VME_4_01

Ch. Garnier LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions Présentation Le bus CEI 821 dispose d'un bus d'interruptions 2 mécanismes de base Contrôleur unique Agit comme un processeur de supervision Destinataire de toutes les interruptions: Analyse toutes les demandes (IRQx*) Gère le cycle Arbitrage Identification Système distribué Ce système inclut 2 à n contrôleurs d'interruptions Chaque sous système gère un sous ensemble d'interruptions

Ch. Garnier LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions Schéma bloc fonctionnel

Ch. Garnier LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions Identification des signaux Bus d'interruptions : 9 lignes

Ch. Garnier LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions Les modules fonctionnels Contrôleur d'interruptions Fonctionnalités du Contrôleur d'interruptions Hiérarchisation des demandes d'interruption Codage du niveau d'interruption sur les bits A01 - A03 Utilisation de son Demandeur pour accéder au DTB Lancement d'une séquence de reconnaissance d'interruption Mot d'État Identificateur Lancement de la séquence de traitement de l'interruption

Ch. Garnier LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions Les modules fonctionnels Générateur d'Interruptions Fonctionnalités d'un Générateur d'Interruptions: Génère un signal IRQx* Attend le signal IAckin* Analyse les 3 bits d'adresse basse pour vérifier qu'il s'agit bien d'un cycle correspondant à sa demande Vérifie que la taille demandée du mot d'État Identificateur est bien supérieure ou égale à celle qu'il utilise Émet le mot d ’État Identificateur Un demandeur ne gère qu'un niveau d'interruption, mais 1 carte peut avoir plusieurs générateurs d ’interruptions

Ch. Garnier LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions Les modules fonctionnels L'Émetteur de chaîne série Les fonctions d'un Émetteur de chaîne série : Coordonne le traitement des interruptions Génère le chaînage à partir du signal IACK* généré par le contrôleur d'interruption

LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions La gestion des Interruptions Les étapes d ’une séquence d ’interruption La phase de demande d ’IT Début: Un générateur d ’IT force à « 0 » une des 7 lignes IRQx* Reconnaissance de l ’IT par un contrôleur Le contrôleur d ’IT fait une demande d ’accès au bus Fin: Le contrôleur d ’IT prend le bus DTB

LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions La gestion des Interruptions La phase de reconnaissance d ’IT Daisy chain IACK* - IACKIN*/IACKOUT* Le contrôleur d ’IT lit le mot d ’État Identificateur: Transfert via le les bus adresses / données Le contrôleur d ’IT relâche le bus La phase de traitement d ’IT Exécution du programme d ’interruption Fond de Panier Émetteur de Chaîne Série Contrôleur d ’interruptions Générateur d’interruptions Générateur d ’interruptions Emplacement 1 Emplacement 4 Emplacement 3 Emplacement 2 IACK* IACKIn* IACKOut*

LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions La gestion des Interruptions Structure mono ou multi contrôleurs Un seul contrôleur d ’IT Il reçoit les 7 lignes IRQx* IRQ7*: ligne la plus prioritaire IRQ1*: ligne la moins prioritaire Structure distribuée Les lignes IRQx* sont réparties sur plusieurs contrôleurs d ’IT, mais 1 ligne IRQx* ne peut pas être relié à plusieurs contrôleurs d ’IT Si un contrôleur d ’IT reçoit plusieurs lignes IRQx*, la ligne de niveau le plus élevé est celle qui dispose de la priorité la plus élevée Il n ’y a pas de relation entre le niveau de la ligne IRQx* et le niveau d ’accès au bus BRx*

LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions La gestion des Interruptions - Structure mono-contrôleur SLOT 4 SLOT 3 SLOT 1 GENERATEUR D ’IT MAITRE A DEMANDEUR A CONTROLEUR d ’IT DEMANDEUR B ARBITRE Force IRQ5* à 0 Utilise DTB Force pour le transfert BBSY* à 0 de données Détecte IRQ5* à 0 Force BRx* à 0 Détecte BRx* à 0 Force BCLR* à 0 Détecte BCLR* à 0 Termine le cycle en cours Relâche BBSY* Détecte BBSY* à 1 Force BGxIN* à 0 Détecte BGxIN* à 0 Force BBSY* à 0 Force les A[3..1] Force IACK* à 0 Force AS* à 0 Force DSx* à 0 Détecte IACK* et DSx* à 0 Force IACKOUT* à 0 Daisy chain IACKIN* / IACKOUT* Détecte IACKIN* à 0 Détecte les bits A[3..1] Détecte AS et DSx* Force le mot d ’identification Force DTACK* à 0 Détecte DTACK* à 0 Lit le mot d ’identification Termine le cycle DTB

LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions La gestion des Interruptions - Structure distribuée 2 contrôleurs d ’IT 2 demandeurs de bus correspondant sur le même niveau BR3* SLOT 5 SLOT 4 SLOT 3 SLOT 2 SLOT 1 CONTROLEUR D ’IT A DEMANDEUR A CONTROLEUR D ’IT B DEMANDEUR B GENERATEUR D ’IT C GENERATEUR D ’IT D ARBITRE IRQ[4..1] IRQ[7..5] Force IRQ3* à 0 Force IRQ6* à 0 Détecte IRQ3* à 0 Détecte IRQ6* à 0 Force BR3* à 0 Force BR3* à 0 Détecte BBSY* à 1 Détecte BR3* à 0 Force BG3IN* à 0 Daisy chain bus grant Détecte BG3IN* à 0 Force BBSY* à 0...

LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions La gestion des Interruptions Échange sur le bus entre le contrôleur d ’interruptions et le générateur d ’interruptions Différence entre un cycle DTB et un cycle Interruption: Répond seulement quand son signal IACKin* est vrai Ne surveille pas les AM Surveille seulement les 3 lignes d'adresses basses Ne surveille pas la ligne Write* Est autorisé à répondre avec des Données dont la taille ne correspond pas forcément à celle demandée

LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions La gestion des Interruptions Mot d ’État Identificateur

LE BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions La gestion des Interruptions Relâchement des demandes d ’interruptions Release on register access (RORA) Relâchement de l ’interruption déclenché par lecture, par le contrôleur, d ’un registre du générateur d ’IT Relâchement de l ’interruption déclenché par écriture, par le contrôleur, d ’un registre du générateur d ’IT Release on Acknowledge Interrupteurs (ROAK) Relâchement de l ’interruption initialisé par l ’émission, par le générateur d ’IT, du mot d ’État Identificateur Phase 1 Le générateur d ’IT attend Phase 2 Le contrôleur d ’IT lit le mot d ’identification d ’état Phase 3 Exécution du programme d ’IT Ligne d ’interruption

BUS VME OU BUS CEI 821 4ième Partie: Le bus Interruptions La gestion des Interruptions Attention à certaines configurations de calculateur. Exemples (il y en a d ’autres): Soit la configuration: Structure multi-maîtres IT émise par un périphérique et gérée par un contrôleur d ’IT connecté à une ligne BRx* de faible priorité L ’IT risque d ’être prise en compte après une certaine latence, difficile à estimer, fonction des demandes de bus générées par des maîtres connectés sur des lignes BRx* plus prioritaires Structure distribuée (plusieurs contrôleurs d ’IT) IT prioritaire gérée par un contrôleur d ’IT connecté à une ligne BRx* de faible priorité IT de faible priorité gérée par un contrôleur d ’IT connecté à une ligne BRx* de forte priorité Si des IT arrivent simultanément sur les 2 lignes IRQ*, l ’IT la moins prioritaire sera traitée en 1ier. IT prioritaire gérée par un contrôleur d ’IT connecté à une ligne BRx* et localisé à l ’opposé du slot 1 IT de faible priorité gérée par un contrôleur d ’IT connecté à la même ligne BRx* mais localisé proche du slot 1

LE BUS VME OU BUS CEI 821 5ième Partie: Le bus Utilitaires Sommaire - Repère Cinquième Partie: Le bus Utilitaires Les signaux Initialisation Système Détection d ’erreur

LE BUS VME OU BUS CEI 821 5ième Partie: Le bus Utilitaires Les signaux System Clock (SYSCLK) Fréquence fixe de 16 MHz, asynchrone par rapport aux timings VME Le générateur est localisé sur le contrôleur système (slot 1) Serial Bus A (SERA) Serial Bus B (SERB) Pas d ’attribution particulière System Reset (SYSRESET*) AC Fail (ACFAIL*) Détection d ’une défaillance alimentation Objectif: Assurer une procédure de sauvegarde d ’urgence System failure (SYSFAIL*)

LE BUS VME OU BUS CEI 821 5ième Partie: Le bus Utilitaires Initialisation Système La surveillance des alimentations 4,875 2,0 +5Vdc 4ms min Panneau de contrôle avec bouton de reset ACFAIL* Alimentation source AC 50µs min 2ms min Reset 0 min SYSRESET* Module de surveillance de l ’alimentation 0,6 4,875 2,0 +5Vdc ACFAIL* SYSRESET* 0 min 200ms min Alimentation DC Carte fond de panier SYSRESET* 0,6 200ms min ACFAIL*

LE BUS VME OU BUS CEI 821 5ième Partie: Le bus Utilitaires Détection d ’erreur SYSFAIL* Une carte peut forcer SYSFAIL* à 0 en cas de détection de problème grave 200ms min SYSRESET* 50ms MAX Test en cours………..Test OK SYSFAIL*