Laboratoire Intégration des Architectures Numériques (IAN) JNRDM 2005 Évaluation des performances de transferts de données sur un NoC régulé par un mécanisme de contrôle de flux Romain LEMAIRE, doctorant 2ième année Didier LATTARD, co-encadrant (CEA-LETI) Ahmed A. JERRAYA, directeur de thèse (TIMA-SLS) romain.lemaire@cea.fr

Romain Lemaire JNRDM 2005 10-12 Mai 2005 Introduction Contexte Conception de circuits numériques complexes (SoC : System-on-Chip) Applications : modem bande de base pour application de télécommunication sans fil Problématiques Nombreux cœurs de traitement aux fonctionnalités hétérogènes à intégrer Débit de données importants nécessitant de nouvelles structures d’interconnexions Axes de réflexions Les architectures de réseau (NoC: Network-on-Chip) Les mécanismes de communication, de contrôle et de synchronisation associés Exemple de flux de données pour un démodulateur multi-porteuses à 2 antennes (débits moyens entre ressources de traitement) Romain Lemaire JNRDM 2005 10-12 Mai 2005

Romain Lemaire JNRDM 2005 10-12 Mai 2005 Plan de l’exposé Positionnement de l’exposé par rapport aux travaux de thèse Description globale Les architectures NoC Le projet développé au LETI Techniques et méthodes utilisées Présentation de l’outil de modélisation NS-2 Techniques de contrôle de flux Principaux développements Architecture modélisée Scénarios de validation Résultats & Analyses Conclusions et perspectives Romain Lemaire JNRDM 2005 10-12 Mai 2005

Positionnement de l’exposé Applications télécoms complexes Nouvelles structures d’interconnexion pour SoC NoC (développé au LETI) IP IP IP ? Définir des structures d’interfaces réseau IP/NoC Modéliser la configuration et les communications d’un système basé sur un NoC Flot de Conception Contribution NS-2, SystemC IP NI Exposé Modélisation d’un mécanisme de contrôle de flux pour le dimensionnement d’interface IP IP IP Configurer les différents systèmes et réaliser un circuit fonctionnel IP IP IP Romain Lemaire JNRDM 2005 10-12 Mai 2005

Présentation des Réseaux sur Puces Les systèmes sur puce (SoC) : Un seul circuit intègre un système complet avec différentes unités aux fonctionnalités hétérogènes Contraintes et enjeux: flexibilité, scalabilité, réutilisation, faible consommation, performances Problème : comment interconnecter ces différents sous-systèmes? Interconnexions actuelles : Liaisons point à point Bus partagé Bus hiérarchique Les architectures NoC : Réseau : ensemble de nœuds (switch) interconnectés par des liens de communications Exemples de topologies : µP IP Memory ? Romain Lemaire JNRDM 2005 10-12 Mai 2005

Architecture NoC proposée au LETI Réseau maillé à 2 dimensions Ressources connectées au réseau par une interface (NI) Interface : gestion du protocole – découplage traitement de données et communications Mode commuté par paquet Commutation de type wormhole Paquets découpés en flits Réseau à 100Mhz Flits 32 bits Débit 3,2Gbps Nœud de routage à 5 directions routage source statique Processeur central de configuration Header flit Data flit 1 32bits data Path to target + commands and parameters End of packet Beginning of packet Packet Structure Network Structure IP M CPU Node Network Interface Resource: M. memory unit CPU. software unit IP. Hardware unit Bidirectional link Romain Lemaire JNRDM 2005 10-12 Mai 2005

Romain Lemaire JNRDM 2005 10-12 Mai 2005 NS-2 Network Simulator Simulateur à évènements discrets bien adapté aux réseaux à commutation de paquet pour des simulations de petites tailles Il est très utilisé dans de la recherche sur les protocoles et mécanismes de réseaux Il propose un grand nombre de primitives pour modéliser différentes topologies, protocoles, algorithmes de routage Travail effectué : Modifications apportées pour rendre le simulateur plus apte à modéliser un NoC Interconnexion NoC modélisée avec le cœur de simulation de NS-2 Création de nouvelles primitives pour modéliser Les ressources de traitement Les interfaces réseaux reconfigurables Introduction du concept de flit par adaptation des paquets NS-2 Romain Lemaire JNRDM 2005 10-12 Mai 2005

Contrôle de flux par crédit Commutation wormhole Faible latence Taille de mémoires limitée dans les nœuds Risque de congestion Si trafic important Paquets bloqués Solution: régulation du trafic par un mécanisme de contrôle de flux Différentes techniques: fenêtrage des transferts, contrôle du débit… Technique retenue: mécanisme de crédit Avant de transmettre un paquet, l’émetteur doit recevoir des crédits du récepteur Régulièrement, le récepteur envoie des crédits à l’émetteur pour lui indiquer la place disponible dans ses buffers de réception L’émetteur décrémente son compteur de crédit après l’envoie d’un paquet Garantie l’absence de perte de paquet Packet 1 Packet 2 Romain Lemaire JNRDM 2005 10-12 Mai 2005

Romain Lemaire JNRDM 2005 10-12 Mai 2005 Modélisation (1/2) Types de scénarios modélisés Communication entre deux ressources Émission d’un flux de données régulés par crédit Étude de l’influence des divers paramètres critiques: Taille des mémoires d’entrée/sortie Taille des paquets Taille des seuils d’envoi des crédits Valeurs calculées : débit sur le lien (avec les en-têtes), débit donnée théorique, débit donnée réel Figure : Illustration d’un scénario de communication Émetteur: Taille paquet: 2 Taille mémoire: 4 Récepteur: Seuil de crédit: 2 Taille mémoire: 4 credits data 4 liens Romain Lemaire JNRDM 2005 10-12 Mai 2005

Modélisation (2/2) Hypothèse : 2 circuits basés sur un NoC communiquent entre eux (liaison off-chip) Conséquences : Il peut exister un nombre de liens important entre 2 ressources Il est nécessaire d’optimiser le débit sur le lien off-chip pour rentabiliser son utilisation au niveau des performances du système Proposition : Étudier l’influence de modules répéteurs (gestion plus locale des crédits) Liens externes entre 2 circuits à base de NoC Modules répéteurs Romain Lemaire JNRDM 2005 10-12 Mai 2005

Résultats et Analyses (1/3) Figure : Débits moyens avec des mémoires de 16 flits Avec différentes simulations, on constate : Débit  si nombre de liens  Débit  si taille mémoires réception  Débit maximal si taille paquet = seuil crédit Romain Lemaire JNRDM 2005 10-12 Mai 2005

Résultats et Analyses (2/3) Figure : (a) Débit donnée (b) Débit théorique (c) Débit sur le réseau (mémoire 16 flits – 6 liens) Baisse du débit  Temps entre début d’envoi de deux paquets inférieur au temps pour le retour des crédits  Les paquets ne sont plus envoyés de façon continue  Taille des paquets supérieurs à ½ taille de la mémoire de réception  le retour des crédits ne se fait plus en avance par rapport à l’envoi des données   Romain Lemaire JNRDM 2005 10-12 Mai 2005

Résultats et Analyses (3/3) 13 liens entre la ressource 0 et 11 (mémoires 16 flits) Sans modules répéteurs : Avec modules répéteurs : Optimisation des tailles de paquets: 5 flits sur le réseau, 123 flits sur le lien externe (déterminés par les résultats précédents) Temps de transfert : 15,48µs soit un débit moyen de : 2,07Gbps Gain de 23% à taille de paquet égale Taille paquet Temps transfert 1000 flits (µs) Débit donnée (Gbps) Débit réseau (Gbps) 2 17,61 1,82 2,73 5 20,05 1,60 1,92 Romain Lemaire JNRDM 2005 10-12 Mai 2005

Conclusions et Perspectives Cette étude permet de modéliser l’effet du mécanisme de crédit sur les débits transferts sur un réseau L’influence de différents paramètres (tailles de paquets, tailles de mémoires, …) a été identifié Conclusions : Les paramètres ont une forte incidence sur les performances de débit indépendamment des caractéristiques intrinsèques du lien physique Le mécanisme de crédit dégrade fortement les performances lorsque le nombre de lien entre 2 ressources est important Travaux futurs : Intégration de temps de latence dans les traitements des crédits pour se rapprocher d’une implémentation matérielle Étude de l’influence de la congestion sur le réseau Romain Lemaire JNRDM 2005 10-12 Mai 2005

Merci pour votre attention Questions?