Bilan réunion 17/10/2014 Voir avec le CEA le type de chip qu’ils ont fait fondre: une version 3D (rétine+réseau neurones), ou une version 2D avec rétine.

Slides:



Advertisements
Présentations similaires
Puce FTDI FT245 AM - 1 Mo/s (8 Euros)
Advertisements

GEF 435 Principes des systèmes dexploitation Le matériel des ordinateurs Revue Pt II (Tanenbaum 1.4)
Architecture de machines Les entrées sorties Cours
TRAITEMENT PROGRAMME DE L’INFORMATION
ARCHITECTURE INTERNE d’un MICROPROCESSEUR
Machine à Pile.
Auto Apprentissage Le DSP
Cartes vidéos, les modèles d’aujourd’hui
approche interne des chaînes d'énergie et d'information (lecture)
Transmission de données par SMS
Les composants internes
Définition – Rôle Formes Composants Périphériques internes
1. LE REFLEXE MYOTATIQUE un exemple de commande réflexe du muscle
Les Chipsets A QUOI ÇA SERT ?
Architecture des Ordinateurs
Tice et Anglais Stage des 3/05 et 10/ Difor Besançon
Le matériel Les composants de l’ordinateur
LES SYSTEMES AUTOMATISES
Le Bus S.P.I © T.Berenguer.
Informatique 1. Les applications de l’informatique
Choix informatique Edition Les microprocesseurs : la puissance de calcul Le processeur est l'élément central de votre machine, il assure la partie.
Pinout réseau de neurones WRAPPER ENTITY: i_clk_PAD : in STD_LOGIC; i_TCK_PAD : in STD_LOGIC; i_rst_n_PAD : in STD_LOGIC; -- circuit 1 IOs i_clk_sync_PAD.
AGIR : Défis du XXIème Siècle.
Points synthèse réunion 15_12_2014 Le réseau de neurones pourrait être entrainé de manière supervisé avec une rétro-propagation adapté à la temporalité.
Le fonctionnement synaptique
Réunion Projet ANR NEMESIS du 15 décembre 2014
Le but de ma présentation
Codage binaire A 65 Entiers positifs caractères
Etude de cas: carte 80C552++ ‘APPALACHES’
3-Présentation d’un µP simple
Mise au point de systèmes mixtes et évaluation de puissance : Un exemple d’application Anne-Marie TRULLEMANS- ANCKAERT FTFC’03 UCL-DICE, Place du Levant.
Christelle Scharff IFI 2004
SURVEILLANCE VIDEO SUR RESEAU ETHERNET
Implantation de processeurs dans les FPGA et ASIC
Dossier n°1 Structure et Fonctionnement d'un micro-ordinateur.
MODIFICATIONS ASU MICROROC DECEMBRE AVANT MODIFICATIONS.
Groupe CTF3 Bilan Tourniquet Section 01 Date 9/12/2014
Microprocesseur famille 68'000 Interface matériel
Fonctionnement d’une mémoire.
GPA770: Microélectronique appliquée
1 Mise en œuvre d’un contrôleur UDMA-4 pour la machine RDISK Steven Derrien Équipe R2D2.
Conception d ’ une IP d ’ un contrôleur de bus I ² C en SystemC1.0 ZHANG XUN Tuteurs du projet : Mr. P. Garda - Mr. O. Romain LISIF---Team SYEL Université.
Les FPGA « Field Programmable Gate Array »
Définition Fonctionnalité Intégration dans un réseau
Générateur de pattern numérique FIFOFIFO GPIOTX/RXGPIOTX/RX Addr data (32bits*2) Contrôleur Mémoire DDR Externe(TX/RX) 1 (2) DMA + UC gestion signaux ANN.
LES MEMOIRES.
Gestion des Périphériques
Un programme Algorithme permettant au processeur de s'alimenter:
SUNDANCE Multiprocessor Technology Ltd. Yann CLIN Stage effectué de février à juin Superviseur technique: Jocelyn SEROT Superviseur industriel: Emmanuel.

18/09/2013JC LP MD1 Cours_2. 18/09/2013JC LP MD2 Mapping de configuration.
PS3_16 Project 3D Vision On Chip Implémentation VHDL de la «Census Transform» F. Bertrand.
Réunion Projet ANR NEMESIS du 13 Avril 2015 Test Processeur Neuronal-Rémi Pallas.
Réunion Projet ANR NEMESIS du 30 Mars 2015
Votre devis. Sommaire I ) Configuration en montage personnalisé II ) Configuration pré-montée III ) Les Netbooks IV ) Les ordinateurs portables.
Simulateur de microcontrôleur Intel 80C51
Patricia Renault UPMC 2005/2006
Représentation digitale des données Trois formats de base: 1) Décimale: base 10 (Une constante i.e dimension d ’1 vecteur) 2) Binaire: base 2 ( Mask, set/reset.
Configurer des systèmes d'exploitation 243-J28-SL cours 3.
USB (Universal Serial Bus)
Visualisation des flots optiques en 3D
Plan Analyse de l’architecture: couche L3 et L4:
RASPBERRY communication WI-FI avec un pc
L3 Instrumentation Pétrolière S6
PS3_16 Project 3D Vision On Chip STM Réunion Rousset – 22 Juin 2007 F. Bertrand STM Réunion Rousset – 22 Juin 2007 Implémentation VHDL de la «Census Transform»
Travailler dans un environnement numérique évolutif Domaine D1.
1 Initiation à la micro-informatique Le matériel CFPPA d’AUXERRE La Brosse Réalisation : Gilles BERDAL 2005 un clic pour la suite… L’Unité Centrale.
Intervention sur un système technique Afficheur industriel « AIW »
Initiation à la micro-informatique Le matériel L’Unité Centrale un clic pour la suite…
Les Années 70.
Transcription de la présentation:

Bilan réunion 17/10/2014 Voir avec le CEA le type de chip qu’ils ont fait fondre: une version 3D (rétine+réseau neurones), ou une version 2D avec rétine et réseau de neurones sur le même chip Avoir une idée précise du pinout de chip réseau de neurones (voir code VHDL et autres docs excels) pour déterminer les besoins en connectique du testeur. Simuler le fonctionnement du réseau de neurones pour des images synthétiques (carré sur fond …) Voir comment initialiser les coefficients de pondération des neurones (connectique nécessaire) Pour le prototype du testeur, il est nécessaire de générer 250 images de résolution 48*16*16 pixels (1 pixel=8bits)-> voir capacité mémoire.

Schéma testeur v0 PC UARTUART GPIORXGPIORX GPIOTXGPIOTX addr data Contrôleur Mémoire DDR Externe(TX/RX) 1 2*DMA + UC gestion signaux ANN r/w 1:Tx/Rx données En mode burst pour le contrôleur mémoire voir capacité GPIO Mode burst RS232????->driver python? fréquence

Fonctionnement en plusieurs phases: -chargement mémoire externe via RS232 avec les 250 images (capacité mémoire nécessaire 250*48*16*16*8 bits~ 25 Mbits- >mémoire externe à 512Mb) et les coéfs de pondération des synapses -chargement ANN avec les coéf -stimulation ANN avec la série d’image (bande passante bus mémoire suffisante) tout en commençant À recevoir les données en sortie (où vais le stocker sachant que la mémoire externe est en train d’être lue-> utilisation RAM interne) -lecture mémoire contenant les résultats via RS232 (mode burst possible avec le driver windows??)