Directeur de thèse : François Danneville (Professeur, USTL) Utilisation des technologies CMOS SOI 130nm pour des applications en gamme de fréquences millimétriques Christophe Pavageau Directeur de thèse : François Danneville (Professeur, USTL) Co-directrice de thèse : Laurence Picheta (Maître de conférences, USTL) Encadrants CEA : Jean Russat (Directeur de laboratoire), Nicolas Fel (Chercheur) 14 Décembre 2005

Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

Introduction – Motivations La technologie SOI Grille Source Drain Transistor MOSFET sur substrat bulk A puissance consommée identique : Vitesse > 15 % A vitesse identique : Puissance < 30 % Substrat de silicium (800 µm) Oxyde enterré (400 nm) Transistor MOSFET sur SOI Isolation diélectrique complète du transistor Avantages par rapport au bulk traditionnel : Diminution des capacités de jonction Densité d’intégration plus importante Pas de Latch-up Courants de fuite plus faibles Réduction du couplage à travers le substrat entre blocs numériques / analogiques Fonctionnement à des températures plus élevées Immunité plus élevée aux radiations … Substrat de silicium (800 µm) Coût réduit, Augmentation de la rapidité, Faible consommation Circuits numériques µproc. haute performance 14 Décembre 2005

Introduction – Motivations Montée en fréquence des filières CMOS (bulk et SOI) Etat de l’art en fréquence Fmax des transistors CMOS (bulk et SOI) Fréquences de coupures Ft et Fmax très élevées ( > 100 GHz ) Circuits RF/Hyperfréquences 14 Décembre 2005

Introduction – Motivations CMOS SOI à l’échelle nanométrique Coût réduit, Augmentation de la rapidité, Faible consommation Circuits numériques µproc. haute performance Fréquences de coupures Ft et Fmax très élevées ( > 100 GHz ) Circuits RF/Hyper Réduction du couplage à travers le substrat Possibilité d’Intégration complète des blocs RF/Hyper + Numériques + Analogiques 14 Décembre 2005

Introduction – Motivations Inconvénients des filières silicium pour les applications RF/Hyper Substrats standards de faible résistivité : 10 – 20 W.cm Couches diélectriques très minces ( 3 µm) Gamme d’impédances caractéristiques réduite Pertes métalliques élevées Microruban Pertes diélectriques élevées Coplanaire Revoir l’animations Objectif : réalisation de passifs de bonne qualité avec des niveaux d’interconnexion optimisés pour le numérique 14 Décembre 2005

Introduction – Motivations Situation en 2002 : Peu de publications de circuits CMOS au-delà de 10 GHz Démarrage de l’industrialisation du CMOS SOI 130nm en Europe (projet européen de recherche technologique MEDEA+ T206) Transistors : Performances en fréquence élevées (Fmax > 100 GHz) Méthodologie de modélisation RF adaptée au MOSFET au point pour le linéaire et en développement pour le non-linéaire Lignes de transmission : Peu de mesures disponibles Les modèles analytiques non adaptés aux procédés technologiques Objectif de la thèse : Etudier les aptitudes de la technologie SOI 130 nm (ST-Microelectronics) pour les applications hyperfréquences 14 Décembre 2005

Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

Analyse des performances Démarche ETAPES Caractérisation Transistors Lignes de transmission Conception de démonstrateurs (prototypes) de fonctions RF pour une chaîne d’émission /réception Passif Actif (AC et grand signal) Modélisation 90° 0° Amplificateur distribué LNA Mélangeur Conception de MMIC Mesures Analyse des performances 14 Décembre 2005

Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

Transistors MOSFET sur SOI Procédé : Technologie CMOS SOI 130 nm partiellement désertée (ST-Microelectronics) Transistors (avec ou sans prises de substrat) A substrat flottant Zone de l’effet kink !  Effet kink (et transistor bipolaire parasite) A prises (le potentiel interne est contrôlé par les prises) Pas d’effet de substrat flottant Performances en fréquence plus faibles Transistor flottant prises externes Limite de zone de déplétion Zone interne flottante 14 Décembre 2005

Transistors MOSFET sur SOI Performances en fréquence W=30x2 µm 0.38 0.57 Cgd/ Cgs 1.3 0.85 Cgs [pF/mm] 76 125 Fmax [GHz] 7.2 3.2 Rg [ ] A prises Flottant Transistor à prises : Extension de la grille (Layout spécifique augmentant fortement Rg) Prises augmentant la capacité d’overlap de Cgs  Performances en fréquence plus faibles Pour les deux types : Effet Miller important  Utilisation de la paire cascode 14 Décembre 2005

Transistors MOSFET sur SOI Modélisation 2 modèles disponibles : Petit signal [IEMN] Grand signal [IEMN,Siligaris:04] Reposent sur l’extraction des paramètres du schéma équivalent : Ls Rs Lg Cpg Grille Ld Cpd Drain Source Rd gm.e-j.Vgsi Gd Cds Rgd Cgd Ri Cgs Vgsi Rg Composant intrinsèque Capacités d’ « overlap » et de « fringing » inclues 14 Décembre 2005

Transistors MOSFET sur SOI Modèle grand signal Phénoménologique Extrait sur une large gamme de tension Vgs [ 0 - 1,6 V ] et Vds [ 0 - 1,6 V ] Bruit non inclus Applications : amplificateurs, mélangeurs, oscillateurs Modèle petit signal Extrait en régime de saturation Bruit inclus (NF50), Applications : amplificateurs, amplificateurs faible bruit eg i’d 14 Décembre 2005

Transistors MOSFET sur SOI Caractéristiques du modèle grand signal Expressions des capacités :  dérivent de l’expression de la charge de grille (Principe de conservation de la charge) Cgd Ids=f(Vgisi,Vgidi) Rgd Ri Cgs Cds Vgi Vsi Vdi Expression de la source de courant :  continue & infiniment dérivable Rajouter les fleches Peu de paramètres : 40 Loi d’échelle en fonction de W (largeur de grille) Transistors flottants : prise en compte de l’effet kink Équations valables pour les PMOS 14 Décembre 2005

Transistors MOSFET sur SOI Extraction des paramètres des 2 modèles Procédures identiques Mesures de paramètres S à froid Éléments extrinsèques Modèle petit signal en saturation Mesures de paramètres S en saturation « Épluchage » Éléments intrinsèques Modèle grand signal Mesures DC du courant Ids Optimisation Paramètres de la source de courant « Épluchage » Mesures de paramètres S multipolarisation Optimisation Paramètres des capacités Cgs et Cgd Éléments intrinsèques 14 Décembre 2005

Transistors MOSFET sur SOI Modèle petit signal Mesures et simulations de paramètres S MOSFET SOI-PD à prises 60x0,13 µm Vds = 1,2 V Ids entre 100 et 450 mA/mm Erreur sur les paramètres S : < 0,5% 14 Décembre 2005

Transistors MOSFET sur SOI Modèle grand signal Mesures et simulations MOSFET SOI-PD à prises 60x0,13 µm 14 Décembre 2005

Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

Lignes de transmission Structure des couches d’interconnexion (CMOS SOI 130 nm) 6 couches de cuivre + 1 niveau optionnel d’aluminium Substrat basse résistivité (10-20 W.cm) ou haute résistivité (>1 kW.cm en face arrière) Aluminium(h=880 nm) Cuivre (h=900 nm) Cuivre (h=350 nm) Cuivre (h=260 nm) STI + PMD (h=770 nm) BOX (h=400 nm) Substrat silicium h=5,7 µm Substrat de faible résistivité comparé aux technologies MMIC III-V Pas de plan de masse en face arrière Couches diélectriques très minces Les structures de propagation classiques montrent des pertes élevées 14 Décembre 2005

Lignes de transmission Ligne coplanaire Substrat basse résistivité  pertes diélectriques très importantes Substrat Si Cu-6 Al-7 14 Décembre 2005

Lignes de transmission Ligne TFMS (avec « stack » Cu1+VIA+Cu2) MASSE = Cu1+VIA +Cu2 Substrat Si h=3 mm Cu-6 ALUCAP Diélectrique MASSE = Cu1+VIA +Cu2 Substrat Si h=3 mm Cu-6 Diélectrique 0,25 dB AVANTAGES Caractéristiques électriques indépendantes de la résistivité du substrat :  utilisation possible de substrats de basse ou haute résistivité INCONVENIENTS Diélectrique très mince :  gamme d’impédance réduite (30–50 W) Haute impédance (ruban étroit) :  pertes métalliques élevées 14 Décembre 2005

Lignes de transmission Modélisation de la TFMS Points critiques : Données technologiques :  Couches métalliques très fines : Quelle valeur pour sCu ?  Multitude de fines couches de diélectriques : Quelle valeur tand ? Structure microruban particulière : Modèles analytiques non adaptés Solution : modélisation phénoménologique Mais quelques mesures de lignes disponibles… 14 Décembre 2005

Lignes de transmission Modélisation phénoménologique RLCG Schéma électrique équivalent Zc g=a+jb Équations empiriques R,L,C,G = f(largeur,fréquence) Mesures 14 Décembre 2005

Lignes de transmission Modélisation phénoménologique RLCG AVANTAGES : Pas besoin de connaître les paramètres technologiques Techniques de mesures connues Équations simples et faciles à développer :  optimisation dans ICCAP Peu de mesures nécessaires :  3 lignes de largeur différente suffisent pour développer des lois d’échelles en W Simple, rapide à mettre en œuvre et précis INCONVENIENT : Équations spécifiques à une topologie de ligne Ce modèle a été utilisé pour la conception des AD, des LNA et des mélangeurs 14 Décembre 2005

Lignes de transmission Résultats avec le modèle phénoménologique Mesures et simulations des paramètres RLCG d’une ligne TFMS 50 W 14 Décembre 2005

Lignes de transmission Résultats avec le modèle phénoménologique Mesures et simulations de Zc, a et er d’une ligne TFMS 50 W 14 Décembre 2005

Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

Circuits – Amplificateurs distribués Caractéristique : un gain constant sur une bande très large Applications : instrumentation, radar, communications optiques et ULB Ld/2 Ld RTERM SORTIE Lg/2 Lg ENTREE Principe : Séparation des capacités des composants actifs grâce à des lignes de transmission artificielles Addition des transconductances Bande passante plus large que celle des amplificateurs à contre-réaction ou en cascade 14 Décembre 2005

Circuits – Amplificateurs distribués État de l’art (début 2003) en CMOS Référence Ft/Fmax[GHz] Topologie Gain [dB] Bande [GHz] [Lui:03] CMOS bulk 180 nm 70/58 3 étages cascode, inductances 7,3 0,1-22 GHz Architecture de l’AD : 4 étages, cascode Technique de compensation des pertes [Deiblele:89] utilisée en III-V Transistors: flottant et à prises Lignes de transmission TFMS sans ALUCAP Spécifications : Bande passante : 20 GHz Gain : 7 dB Surface du circuit : 0,75 mm² Entrée sortie DC 14 Décembre 2005

Circuits – Amplificateurs distribués Choix de l’architecture MOSFET : effet Miller très important Conséquence : ondulation dans la bande passante Solution : paire cascode Contrôlable grâce à 2 lignes additionnelles S1 D1 G1 S2 D2 G2 Lsd Lcg S1 D1 G1 S2 D2 G2 Lignes de transmission en silicium : pertes élevées Conséquence : le gain décroît en fin de bande Solution : paire cascode + lignes additionnelles  Impédance de sortie vu du drain D2 : . Résistance négative, = Ajouter 2 graph montrant l’ondulation dans la bande et la chute du gain en fin de bande ? La paire cascode + lignes additionnelles est incontournable ! 14 Décembre 2005

Circuits – Amplificateurs distribués Mesures en petit signal (Amplificateur distribué en TFMS sans ALUCAP) Transistor à prises flottant Fmax [GHz] 76 125 GBW [GHz] 40 61 G [dB] 5.41.4 7.11.1 BW [GHz] 1-20 1-26 S11/S22 [dB] < -8 < -6 NF [dB] 6.5-7.5 6-20 GHz Polarisation : Vdd=1.4 V PDC=70 mW Les pertes des lignes limitent le gain et la bande passante 14 Décembre 2005

Circuits – Amplificateurs distribués Mesures en températures (*) Origines de la chute du gain : gm diminue de 30 % atténuation des lignes augmente de 80 % (*) Mesurés par M. Si Moussa (UCL) 14 Décembre 2005

Circuits – Amplificateurs distribués Rétrosimulation Paramètres S : modèle grand signal Bruit : modèle petit signal (Vdd=2.4 V et PDC=135 mW) Écart mesure/simulation : S21 : écart max. < 1,5 dB NF : écart max. < 0,3 dB 14 Décembre 2005

Circuits – Amplificateurs distribués Rétrosimulation en grand signal F=5GHz F=15GHz 14 Décembre 2005

Circuits – Amplificateurs distribués Amplificateur distribué en TFMS avec ALUCAP Pertes de 0,75 dB/mm à 20 GHz :  réduction de 0,25 dB/mm par rapport à une TFMS sans ALUCAP Simulation du gain Fabrication en cours (MEDEA+ T206) 82 60,3 1-38 Avec ALUCAP (Simulation) à prises Transistor Sans ALUCAP (Mesure) Lignes TFMS 40 GBW [GHz] 5.41.4 Gain [dB] 1-20 BW [GHz] 14 Décembre 2005

Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

Circuits – LNA et Mélangeur à 23 GHz Objectifs de conception 90° 0° LNA Mélangeur OL FRF= 23 GHz Conception du LNA et du 1er mélangeur d’un récepteur hétérodyne Fréquence : 23 GHz (WLAN) Composants : Transistors à prises Lignes TFMS avec ALUCAP 14 Décembre 2005

Circuits – LNA à 23 GHz Formule de Friis : 90° 0° LNA Formule de Friis : Objectifs pour le LNA (1er circuit de la chaîne) : Facteur de bruit faible Gain élevé Adaptation en entrée sur 50 W 14 Décembre 2005

Circuits – LNA à 23 GHz État de l’art (2004) en CMOS bulk et SOI Référence Ft/Fmax[GHz] Topologie F0 [GHz] NF [dB] Gain [dB] PDC [mW] [Yu:03] , CMOS bulk 180 nm - 3 étg. SC ISD 23,7 5,6 12,9 54 [Xiang:04], GC + 2 étg. SC 21,8 6 15 24 [Ellinger:04] CMOS SOI 90 nm (IBM) 147/150 Cascode, Microruban 35 3,6 11,9 40 Constat sur les architectures : à F = 5 GHz : consensus sur le choix du cascode et de la technique d’adaptation d’inductance de source dégénérée (ISD) à F> 20 GHz : aucune architecture ne se démarque des autres Spécifications du LNA à concevoir : Facteur de bruit NF : 5 à 6 dB Gain > 15 dB 14 Décembre 2005

Circuits – LNA à 23 GHz Architecture Cascode + buffer (source-commune) Polarisation externe par les pointes de mesure 3 variantes selon l’adaptation réalisée en entrée Cascode Source-commune 14 Décembre 2005

Circuits – LNA à 23 GHz Choix de l’adaptation Pertes des lignes TFMS élevées  minimiser la longueur des lignes en série  privilégier l’adaptation avec des lignes parallèles Résistance équivalente de bruit du transistor faible  20 W  une faible désadaptation n’entraîne pas une dégradation importante du NF 14 Décembre 2005

Circuits – LNA à 23 GHz Choix de l’adaptation Gopt S11 Gopt S11 14 Décembre 2005

Fabrication en cours (MEDEA+ T206) Circuits – LNA à 23 GHz Fabrication en cours (MEDEA+ T206) 14 Décembre 2005

Stub CC + ligne de source Circuits – LNA à 23 GHz Simulation des performances Version Adaptation Etg. Entrée Gain Bruit S21 [dB] NF [dB] NFmin [dB] S11 [dB] opt [dB] V2 Stub CC 19 7 6,6 -21 -11 V3 19,2 6,1 -7,2 -23 V4 Stub CC + ligne de source 17 6,3 6,2 -15 -19 NFmin du transistor : 2,8 dB à 20 GHz 14 Décembre 2005

Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

Circuits – Mélangeur à 23 GHz Objectifs de conception Conception du 1er mélangeur « down-converter » d’un récepteur hétérodyne Fréquence intermédiaire FFI = 3 GHz 90° 0° LNA Mélangeur OL Architecture : cascode Réduction de l’effet Miller Signaux RF et OL appliqués sur des grilles séparées  meilleure isolation  circuits d‘adaptation plus faciles à concevoir  pas de balun ni de diviseur nécessaire Adaptat° OL RF FI 20 GHz 23 GHz 3 GHz 14 Décembre 2005

Circuits – Mélangeur à 23 GHz État de l’art des mélangeurs cascodes Référence Ft/Fmax[GHz] FRF/FOL [GHz] Gc [dB] POL [dBm] IMD3[dBc] PDC [mW] 0,5µm AsGa - 28.75/25 3 10 HEMT Hybrid 10/9.7 8.1 -28.6 (PRF=-20dBm) 0,2µm pHEMT 27/26.5 5.4 -34 0,15µm GaAs pHEMT avec adapt° inter-étage 75/180 60/59,3 6,3 2,6 -37 (PRF=-16.1dBm) 15 sans adapt° inter-étage 3,6 En résumé : Gain de conversion entre 3 et 8 dB POL de 0 à 10 dBm 14 Décembre 2005

Circuits – Mélangeur à 23 GHz Schéma électrique Polarisation externe par les pointes de mesure Court-circuit de l’OL sur la sortie FI : ligne l/4 Court-circuit de la fréquence FI sur l’entrée OL : 2 options Inductance intégrée (Q faible  10) Inductance extérieure du commerce (Q > 50 à 3 GHz) 14 Décembre 2005

Circuits – Mélangeur à 23 GHz Fabrication en cours (MEDEA+ T206) 14 Décembre 2005

Circuits – Mélangeur à 23 GHz Simulation des performances Gc [dB] POL[dBm] IMD3 [dBc] OIP3 [dBm] Vdd [V] PDC [mW] 3,2 1 -39,5 (PRF=-16.1dBm) 8,3 1,6 22,4 14 Décembre 2005

Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

Perspectives Amélioration des performances des lignes de transmission Lignes microruban : « post-processing » avec diélectrique en BCB [IEMN,Six:04] : a=0,3 dB/mm à 94 GHz avec 20 µm de BCB et 3 µm d’Au [IMEC,Carchon:04] : a=0,2 dB/mm à 100 GHz avec 16 µm de BCB et 5 µm de Cu Performances comparables aux meilleures obtenues sur substrat III-V. Procédé peu coûteux, Compatible avec les technologies silicium industrielles, Adapté aux besoins des Hyperfréquences. 14 Décembre 2005

Perspectives Amélioration des performances des lignes de transmission Lignes coplanaires sur substrat SOI haute résistivité a=0,3 dB/mm à 20 GHz CPW sur substrat standard (10 Ω.cm) 1.2 dB CPW sur substrat haute résistivité (150 Ω.cm) Conclusion : Le « post processing » (BCB et transfert des composants sur quartz) offre de très bonnes alternatives pour les MMIC en SOI CPW sur substrat HR est directement utilisable sur SOI 14 Décembre 2005

Fabrication en cours (MEDEA+ T206) Perspectives Amplificateur distribué avec CPW sur HR Simulation Mesure flottant Transistor 125 Fmax [GHz] 1-39 1-26 BW [GHz] 7.11.1 61 TFMS sans ALUCAP 9.60.2 G [dB] 126 GBW [GHz] CPW sur HR Lignes Le produit gain-bande devrait être améliorer x2 Simulation du gain Fabrication en cours (MEDEA+ T206) 14 Décembre 2005

Perspectives État de l’art des amplificateurs distribué sur SOI IBM 14 Décembre 2005

Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

Conclusion (1/2) Le SOI a déjà montré sa supériorité pour les applications numériques. Dans cette thèse, nous avons montré les aptitudes du SOI pour les hyperfréquences par la réalisation de démonstrateurs. Établissement de modèles pour les actifs/passifs Conception de briques de base d’une chaîne d’émission/réception : Amplificateur distribué LNA Mélangeur 14 Décembre 2005

Conclusion (2/2) Les mesures de l’amplificateur distribué ont montré : des performances en bande K : bande passante > 26 GHz avec un gain de 7.1 dB Les simulations des LNA et des mélangeurs permettent d’espérer des performances à l’état de l’art. Amélioration des performances passe avant tout par celle des éléments passifs plus que par celle des actifs. Des solutions technologiques existent : Microruban : post-processing avec BCB Coplanaire : substrat HR et report sur quartz.  Doublement du produit gain-bande pour l’amplificateur distribué 14 Décembre 2005

Je vous remercie de votre attention 14 Décembre 2005