1 FORMATION IN2P3 FORMATION IN2P3 Ecole dElectronique Numérique de Cargèse 28 Septembre – 4 Octobre 2003.

Slides:



Advertisements
Présentations similaires
DIAGNOSTIC ET STRATEGIE
Advertisements

J. Borel JB-R&D OCOVA La Plateforme ASTEP (Altitude See Test European Platform); objectifs et mission. Joseph Borel J.B.- R&D
Réseau Français pour la Santé Animale Maisons-Alfort / 29 octobre 2007 « Attentes des acteurs de la santé animale » Rôle de lEtat : recueillir les demandes.
Dans l’intérêt des entreprises et des Hommes
11ème Rencontre des Electroniciens de Midi-Pyrénées
La MRCT Objectifs: Organiser et coordonner linventaire des données technologiques et des savoir-faire présents dans létablissement et en faciliter la diffusion.
Signal numérique sur 10 bits Signal analogique sur 4 V
L’ ORGANISATION COMITE de PILOTAGE :
1 Découverte des Outils SI de Cadence Ecole dElectronique Numérique IN2P3 Roscoff 2006 Découverte des Outils dAnalyse dIntégrité du Signal de Cadence ®
Habilitacna prednaska
Les objectifs du séminaire
User Support Sophie Nicoud DataGrid France – CPPM 22/09/02.
Flow de conception (4h)-demo
Journée Serious Games LIP6 LIRIS
Contexte de la carte a réaliser
Amélioration Du traitement de l’information dans un transpondeur
Laboratoire de l’Intégration du Matériau au Système
Les besoins en CAN pour les applications d'imagerie
EVOLUTION DE LA METHODOLOGIE DE CONCEPTION: DFM - DFY
26 novembre 2009 Présenté par : René CORBEFIN Ex VP Electronics AIRBUS
Electronique Electrotechnique Automatique
Pourquoi créer un GDR neutrino (IN2P3/CEA) ? Roadmap neutrino Répondre à des questions de stratégie ponctuelle (ex. Fréjus vs Gran Sasso), Intervenir.
Introduction Objectifs du cours Évaluation Références
DPNC Daniel La Marra Activités du Groupe Electronique « GrElec » Modules & Super Modules.
Stage de formation des enseignants
Commande d’actionneurs à l’aide d’un microprocesseur
Les filières en micro et nanotechnologies à l’INPG
Journées de prospectives DSM/DAPNIA – IN2P3 La Colle sur Loup – 11 au 15 Octobre 2004 DAPNIA CEA - Direction des Sciences de la Matière La Valorisation.
Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Electronique et traitement du signal Introduction et évolution de l’électronique.
Un outil pour valoriser vos développements La Londe, 13/10/09 D. LINGLIN.
Alex C. MUELLER Directeur Adjoint Scientifique
Cyrille Guérin Système d'acquisition pour caractérisation d'un imageur à multiplication électronique intra-pixel emCMOS Remi Barbier, Timothée Brugière,
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Options d’implémentation.
1 L’INGENIEUR RESEAUX INFORMATIQUE. 2 Informatique Partie intégrante de la majorité des entreprises Ingénieur Réseaux: Responsable du bon fonctionnement.
LAr upgrade Phase Carte calib.. R&D pour future carte sFEB Projets de conception chips par LAL (Omega) encore en maturation: – Preamp bas bruit.
Les systèmes mono-puce
FORMATION Electronicien de Test et Développement
Nicolas Dumont Dayot pour le groupe LAr du LAPP
CIRCUITS LOGIQUES PROGRAMMABLES
Upgrade banc de test cosmique
1 Université Henri Poincaré, Nancy 1 La préemption appliquée aux FPGAs Soutenance de rapport bibliographique de DEA Faculté des Sciences Vandoeuvre-lès-Nancy.
Plan d’évaluation FPGA
APPLICATIONS Convertisseur ΣΔ.
1 CALICE IN2P3 – Revue annuelle Un pion de 80 GeV.
CS IN2P3 – Lundi 8 décembre 2003Bruno Espagnon – IPN Orsay Le Bras Dimuon d'ALICE Résolution de 70 MeV pour le J/  et 100 MeV pour le  (soit 1%) Etude.
Réunion LBNO-WA105 du 21/03/2014. Haute tension Solution actuelle (prototype LAGUNA) – Haute tension positive sur anode – Cathode à 0V – 1 câble unique.
Electronique Numérique 2
Parcours « Systèmes & Automatique »
Composants à réseaux logiques programmables
Veille technologique, demain ? 130nm IBM 3D Question aux utilisateurs Gérard Bohner LPC.
Plan de développement KM3NET1 Banc de caractérisation des modules optiques de KM3NET.
Test.
RESEAU REGIONAL DES ELECTRONICIENS ET ELECTROTECHNICIENS DE NORMANDIE DR19 Abderrahman BOUJRAD Bordeaux 26 & 27 mars 2007.
QU’EST-CE QU’UN SYSTÈME EMBARQUE ?
Solar Impulse André Borschberg, Bertrand Piccard „Trop grand, trop léger et impossible de controler en vol“
KMM Tun Lanoë C.Oziol F. Salomon 24 juin  Présentation du projet AGATA  Présentation de la carte Carrier ATCA  Préparation de la fabrication.
Journées du LAPP/LAPTH 19 octobre 2011 Nicolas LETENDRE Pour le groupe Virgo.
Réunion de service électronique 23 juin /23/2014Julie Prast1.
G. Bosson, J-L. Bouly, O. Bourrion, N. Ponchant, J-P. Richer, J-P. Scordilis.
Plan de maintenance de PHIL. Définition : Le plan de maintenance définit les actions à mener pour faire une démarche préventive, il concerne la génération.
Nouvelle électronique pour le calorimètre à Argon Liquide d’ATLAS 05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Nicolas Dumont Dayot.
Pixels hybrides pour rayons X Les détecteurs XPAD.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
Test.
Test.
test
Mon comportement Septembre - Octobre Semaine 1 Semaine 2 Semaine 3
TEST.
Royaume de Maroc Université Hassan Premier Settat Faculté des Sciences et Techniques de Settat Description synthétiseur en langage VHDL d'un circuit intégré.
Test test.
Transcription de la présentation:

1 FORMATION IN2P3 FORMATION IN2P3 Ecole dElectronique Numérique de Cargèse 28 Septembre – 4 Octobre 2003

2 COMITE de PILOTAGE : COMITE de PILOTAGE : JL. Bertrand, JD. Berst, D. Breton, JP Cachemiche, D. Charlet, C. Colledani, G. Cosme JL. Bertrand, JD. Berst, D. Breton, JP Cachemiche, D. Charlet, C. Colledani, G. Cosme Ch. de La Taille, M. Goyot, R. Hermel, JJ. Jaeger, A. Karar, H. Lebbolo, J. Lecoq, M. Lieuvin, P. Nayman. M. Lieuvin, P. Nayman. RESPONSABLE SCIENTIFIQUE : RESPONSABLE SCIENTIFIQUE : JJ. Jaeger JJ. Jaeger SERVICE FORMATION IN2P3 : SERVICE FORMATION IN2P3 : G. Cosme, Monique Verriez-Furgolle, Gladys Pajaniandy G. Cosme, Monique Verriez-Furgolle, Gladys Pajaniandy L ORGANISATION

3 PROGRAMME 1. Le POINT sur L EVOLUTION des TECHNOLOGIES Evolution des familles logiques – techno. basse puissance – technologies submicroniques Evolution des familles logiques – techno. basse puissance – technologies submicroniques Double comparaison : ASIC vs FPGA vs DSP ( méthodologie) Double comparaison : ASIC vs FPGA vs DSP ( méthodologie) 2. TEST et FIABILITE des SYSTEMES : Test des cartes (JTAG) – Test des Circuits Intégrés Test des cartes (JTAG) – Test des Circuits Intégrés Transmission et intégrité du signal – Méthodologie de conception de cartes rapides Transmission et intégrité du signal – Méthodologie de conception de cartes rapides Fiabilité des technologies submicroniques - Fiabilité des technologies submicroniques - 3. COMMUNICATION entre SYSTEMES : Les BUS de terrain – les BUS locaux Les BUS de terrain – les BUS locaux 4. PANORAMA des stratégies de trigger et de read-out dans notre discipline

4 LES INTERVENANTS L. ANGHEL ( ENSERG / INPG) L. ANGHEL ( ENSERG / INPG) M. BUSSIGNIES ( ESIEE ) M. BUSSIGNIES ( ESIEE ) JP. CACHEMICHE ( CPPM ) JP. CACHEMICHE ( CPPM ) C. COLLEDANI ( LEPSI) C. COLLEDANI ( LEPSI) D. DEMIGNY ( ENSEA / ETIS /CNRS) D. DEMIGNY ( ENSEA / ETIS /CNRS) S. MANCINI ( ENSERG / LIS ) S. MANCINI ( ENSERG / LIS ) I. MANDJAVIDZE ( CEA ) I. MANDJAVIDZE ( CEA ) M. NICOLAIDIS ( iRoC Technologies) M. NICOLAIDIS ( iRoC Technologies) C. PIGUET ( CSEM / EPFL) C. PIGUET ( CSEM / EPFL) JM. SAINSON ( CERN ) JM. SAINSON ( CERN )