Les circuits de mémoire

Slides:



Advertisements
Présentations similaires
Ecole Centrale de Lille/LAGIS (France) *ENSI de Tunis/SOIE (Tunisie)
Advertisements

Révisions Logique séquentielle
La Logique séquentielle
PLAN DE TRAVAIL CE2 n° 3 Du lundi 14 mars au vendredi 1er avril
TRAVAIL DE GROUPE SUR LA SYMETRIE CENTRALE:
« 1.7. Fonction mémoire et différents types de logiques »
Le microscope : tracé de l'image
LYCEE MAGHREB ARABE TECHNIQUE
Cours 2 Microprocesseurs
Découverte automatique de mappings fondée sur les requêtes dans un environnement P2P Présenté Par: Lyes LIMAM Encadré Par: Mohand-Said Hacid.
Jacques Lonchamp IUT Nancy Charlemagne – DUT Informatique 1A
Architecture et programmation des ordinateurs
L’ interruption de boucle
Chapitre 3 Equilibre des solides
Logique séquentielle Plan Système combinatoire Système séquentiel
La retractabilité.
Les opérateurs combinatoires
Multiplexeur Définition : On appelle multiplexeur tout système combinatoire réalisant la fonction universelle de n variables qui correspondent aux n lignes.
Introduction à la minimisation logique
Les circuits séquentiels
Sources secondaires virtuelles
Architecture des Ordinateurs
BTS « Assistant de Manager » L’épreuve E6
Chronologie des transactions d’utilisation SCONET
Les échanges entre SCONET et les autres applications
De Juillet 2006 à Juin 2007 Chronologie des transactions dutilisation SCONET.
Créer une dépression d ’air
Les structures de données
Tests et Validation du logiciel
Les microprocesseurs A. Objectifs de la séquence:
Sequence Memorisation Unitaire
Enseignants: Fakhreddine GHAFFARI Olivier ROMAIN Année Universitaire 2012/2013 Fakhreddine.
Logique Combinatoire Fonction OUI Fonction NON Fonction ET Fonction OU
Journée du travail du groupe S3
DÉCODAGE D'ADRESSES Mars 2007 JF VIENNE.
Systèmes numériques Du microprocesseur aux circuits logiques.
Langage des ordinateurs
Interprétation du contenu d ’une zone mémoire
Addition vectorielle de vecteurs
Électronique numérique Intervenants : Boitier V. / Perisse T.
PLAN Introduction Demultiplexeur Multiplexeur Décodeur Codeur.
Fonctionnement et analyse de la fonction conversion analogique numérique du PIC 16F87X Schéma fonctionnel de la chaîne d’acquisition d’une grandeur analogique.
Cycle préparatoire PeiP Parcours élève ingénieur Polytech
Pablo Inchausti Marie-Agnès Coutellec Yvan Lagadeuc
Comment réaliser un câblage électrique?
Logique séquentielle.
Bascule RSH  Bascule JK
3.3 Circuits logiques à mémoire Bascules (latches)
ERM TEST RESSORT LESEIGNEUR Matthis AUGUSTIN Jean-Daniel.
et conception de circuits VLSI
SOMMAIRE NB et NB.SI SOMME.SI SOMME.SI.ENS MOYENNE.SI MOYENNE.SI.ENS
Fonctionnement du vérin Hydro-Pneumatique
FONCTIONNEMENT AUTOMATE
DOUBLE ALLUMAGE Objectifs :
VA ET VIENT Objectifs : - Prendre connaissance des consignes relatives à l’installation d’un circuit « va et vient ». - Collecter les éléments (plans,
Le microscope.
Chapitre 3 Simulation de Fautes
Caswell 2001 Sinauer Associates
Cellule DMUX2 (Membrane d’isolation). Exercice 1: DMUX2 format table.
Compteurs asynchrones
Les réseaux logiques programmables
Correction des exercices
Chapitre 5 : Les circuits séquentiels
Systèmes Logiques Chapitre 5: Les registres et les compteurs
Les bascules et registres
L’électronique des ordinateurs Laurent JEANPIERRE IUT de CAEN – Campus 3.
Logique séquentielle.
Etude du comptage..
La Logique séquentielle ● Contrairement à la logique combinatoire elle permet de mémoriser des états binaires. ● Principe : ● Pour déterminer l'état présent.
Transcription de la présentation:

Les circuits de mémoire Jacques Lonchamp IUT Nancy Charlemagne – DUT Informatique 1A

La bascule RS (mémoire de 1 bit) Set Valeur Reset 8 cas à étudier fonctions des valeurs de S, de R et de Q à l’instant n (Qn) Résultat : Q à l’instant n+1 (Qn+1)

Etat à 0 et ni set ni reset (reste à 0) Etat à 0 et remise à zéro (reset) Etat à 0 et mise à 1 (set) : basculement Etat à 1 et ni set ni reset (reste à 1)

Etat à 1 et mise à 1 (set) Etat à 1 et mise à zéro (reset) : basculement Set et reset en même temps (à interdire)

état stable à 0 état stable à 1 Table de vérité

Chronogramme

Corrigé du registre E1 S1 CS Si = CS. LEC.Qi LEC CSi = CS.LEC Q0 ET

Corrigé de la mémoire CSi = fi.CS LECi = LEC E1 S1 E2 E3 Reg1 OU ET S2 decod A1 A2 f1 f2 f3 f4 CS CSi = fi.CS LECi = LEC Corrigé de la mémoire