CRCC Centre national de Ressources en CAO du CNFM

Slides:



Advertisements
Présentations similaires
Présentation IDP Sondes de détection d’intrusion
Advertisements

Checkpoint et Rollback pour systèmes multi-core (1/2)
Échanger connaissances et techniques sur les routes et le transport routier 1 The PIARC Website.
Présentation WX Optimisation de bande passante
1 Découverte des Outils SI de Cadence Ecole dElectronique Numérique IN2P3 Roscoff 2006 Découverte des Outils dAnalyse dIntégrité du Signal de Cadence ®
Centre national de Ressources en CAO du CNFM
Services Communs Nationaux du CNFM resp. Michel ROBERT
CRCC.
MASTER Mention Systèmes Embarqués et Énergie
Flow de conception (4h)-demo
Présentation d’un design de carte vidéo
Intégrer son site dans sa « Stratégie Facebook ».
Defence R&D Canada R et D pour la défense Canada Novel Concepts for the COP of the Future Denis Gouin Alexandre Bergeron-Guyard DRDC Valcartier.
Topic: CP Advanced Name: P. BRASSIER Department: A&D.
Course Design Task Activité de conception de cours de formation.
Présenté par :BENLAZREG med amine HADJ slimane anis
TM.
Defence Research and Development Canada Recherche et développement pour la défense Canada Canada 11-1.
Cours #8 Flot de conception d’un circuit numérique
Informatique temps réel et réseaux de terrain – ELEC365
The EMPREINTE Project Juillet - octobre 2004
ENST 31/01/ Un environnement de test non intrusif de systèmes temps-réel distribués Claire.
BTS SYSTÈMES NUMÉRIQUES
Formation en alternance
Métiers de Télécom Marché de l'emploi Profils de métier Débouchés.
Finger Rhyme 6 Summer Term Module 6 Culturethèque-ifru2013 May not be copied for commercial purposes.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Options d’implémentation.
Asterisk is a Registered Trademark of Digium
MICROLOR Le savoir partagé
Méthodologie de conception Outils de conception
Power PC embarqués et accélérateurs matériels pour des cibles de type FPGA Julien Dubois.
© Copyright Showeet.com S OCIAL M EDIA T HINKING.
Cours d’Outils de conception ESME SUDRIA 2003
INF8505: processeurs embarqués configurables
Les systèmes mono-puce
Synthèse et implémentation d’un circuit combinatoire
Implantation de processeurs dans les FPGA et ASIC
Introduction au VHDL - R.WEBER - Polytech'Orleans
PROFIBUS Le bus de tous les terrains
Réseaux pré-diffusés programmables par l’utilisateur: FPGA
CIRCUITS LOGIQUES PROGRAMMABLES
UVSQ EDF R&D Procédés de réutilisation pour les lignes de produits logiciels Yuanyuan XU, Bruno TRAVERSON - INFORSID Mai 2008.
Institut français des sciences et technologies des transports, de l’aménagement et des réseaux Institut français des sciences et technologies.
UMR CNRS 6599 Présentation AURYONJournées Micro-drones Toulouse : 1/10/03 Mini UAVs Development Project AURYON Jérôme De Miras Boris Vidolov.
Les FPGA « Field Programmable Gate Array »
Adéquation « recherche appliquée et activités d ’apprentissage et de formation» par Jean Barbeau, directeur général Cégep de Saint-Hyacinthe en collaboration.
INTRODUCTION.
INTRODUCTION.
CEA-LETI Overview Pascal Vivet Async’09, Chapell Hill, NC, USA.
Réunion ACTAR - 5 Mars Saclay Gilles Wittwer Présentation du G roupe A cquisition pour la P hysique.
SUNDANCE Multiprocessor Technology Ltd. Yann CLIN Stage effectué de février à juin Superviseur technique: Jocelyn SEROT Superviseur industriel: Emmanuel.
Student Management Marks Gaston Berger University School Year Project on Mobile Application Development.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Flot de conception de.
Composants à réseaux logiques programmables
Linux (et le logiciel libre) à l'eivd
Systèmes et Logiciels Embarqués : l'informatisation des objets Gestion de l'énergie (bâtiment intelligent) Ferroviaire (trains, métro autom.,...) Equipements.
CROSSMARC The Cross-lingual Multi Agent Retail Comparison Edinburgh, March 2001.
Projet 6 : Virtualisation
NAME: Abdul Saleem Mir Enrollment Number: 49/2010 7th ELECTRICAL
1 Matthieu GUIBERT Rodolphe DELLA NEGRA 1. Introduction, Concepts de base, Boucles. TP 2. Tableaux,structures,conditions, séquences, chaînes de caractères,
Problématique « utilisation » Fonctionnalités Performance Consommation Fiabilité Prix du produit Sept ,000.
Conception des circuits CMOS analogiques Conception transmetteur de puissance sans fil entièrement intégré Alexandre Boyer
OAI-PMH & LOM OAI Repository interoperability using LOM metadata format Interopérabilité des bases de ressources utilisant OAI-PMH et LOM Steve Giraud.
Warwick Bailey Icodeon Ltd Cambridge, UK Icodeon SCORM 2004 Technologies Technologies Icodéon SCORM 2004 Warwick Bailey Icodéon SA Cambridge,
Décembre 2015 LSST-France Montpellier 7-8 décembre 2015.
Animal School: RaisingSmallSouls.com Carol Ann Tomlinson – Critical.
Update on Edge BI pricing January ©2011 SAP AG. All rights reserved.2 Confidential What you told us about the new Edge BI pricing Full Web Intelligence.
Nous allons…. Many magazines include “Look pages” where designers put together an outfit for their perspective clients based on an occasion or trend. You.
1 ISO/TC 176/SC 2/N1219 ISO 9001:2015 Revision overview - General users July 2014.
A Solution for Every Network
Transcription de la présentation:

CRCC Centre national de Ressources en CAO du CNFM Les pôles du CNFM disposent des mêmes outils industriels de conception de circuits intégrés. Ces outils sont mis à disposition par le Centre national de Ressources en CAO du CNFM, placé sous la responsabilité du pôle de Montpellier (PCM). Le CRCC assure l'interface entre les fournisseurs et les pôles du CNFM. Il recense les besoins, évalue les outils disponibles, propose des choix, passe des accords avec les fournisseurs, diffuse logiciels de CAO et matériels de prototypage, apporte une aide à l'utilisation, organise la formation des formateurs... Compte tenu des efforts financiers consentis par les fournisseurs, l’usage de ces outils est réservé à l’enseignement et à la recherche académique. Contact : Guy CATHEBRAS cathebras@lirmm.fr

Ressources disponibles Altera : cartes et logiciels CAO FPGA Anadigm : carte prototypage analogique Cadence : logiciels CAO ASIC/PCB Eldo : simulation analogique et mixte Memscap : logiciels CAO microsystèmes Mentor : logiciels CAO ASIC/PCB/FPGA Silvaco : logiciels TCAD Sonics : logiciels CAO « SOCs » Xilinx : logiciels CAO FPGA (cartes bientôt)

Interface ethernet/NIOS NIOS/Linux EXCALIBUR/NIOS Comprend le logiciel Quartus II et une carte. La carte C/NIOS comporte : un circuit 20K200, 2 afficheurs 7 segments, un afficheur LCD, un emplacement mémoire, etc. Prévu pour expérimenter l’implantation de IP (Nios) et le développement de projet de taille moyenne plus. Prix : 610 € HT le système complet 460 € HT la carte seule Interface ethernet/NIOS Comprend : une carte qui se connecte sur le NIOS, un livre sur les piles Ethernet et les drivers Permet l’interconnexion du processeur NIOS sur Internet (il faut acheter la carte NIOS ou Excalibur/NIOS) Prix : 230 € HT NIOS/Linux Comprend : une carte Ethernet, une carte mémoire, une carte temps réel et le logiciel Linux pour NIOS Permet d’implanter rapidement un OS Linux sur la carte C/NIOS. Prix : 1 200 € HT A signaler en plus : Un site web

UP-DLP ou UP2 DSP development Kit Ce kit est composé d’une carte électronique et du logiciel Max+Plus II. La carte comprend 2 circuits (10K70 et 7128), 2 afficheurs 7 segments, des interrupteurs, un interface VGA, PS2, … Totalement adapté pour l’enseignement (VHDL, logique). Permet le développement de petit à moyen projet. Le logiciel peut être dupliqué et même distribué aux étudiants Prix : 185 € HT DSP development Kit Comprend une carte DSP avec un circuit Apex (20K200 dans la version starter et 20K1500 dans la version professionnel), un générateur de DSP, Quartus, et des exemples d’évaluation. Permet le développement de fonction DSP sur carte FPGA à l’aide de Simulink. Existe en 2 versions. Prix : 840 € HT le kit découverte 3050 € HT le kit professionnel A signaler en plus : Un site web

Contact : Pascal LEPINAY lepinay@lirmm.fr EXCALIBUR/ARM Kit de développement contenant un processeur ARM intégré dans un FPGA EPXA10 (équivalent à 20K1500). Carte permettant l’implantation de projets de grande envergure. Permet l’interconnexion directe entre de la logique décrite et un processeur ARM. Prix : 6 000 € HT NIOS/ARM Kit equivalent à Excalibur/NIOS mais avec un circuit incluant un processeur ARM sur silicium Permet une approche (projet de moyenne taille) de l’interconnexion entre logique et processeur ARM Prix : 550 € HT A signaler en plus : Un site web Contact : Pascal LEPINAY lepinay@lirmm.fr

système de prototypage analogique ANADIGM AN10DS40 qui comprend : - une carte électronique intégrant un composant analogique reprogrammable FPAA - un logiciel de configuration et de programmation des FPAA - des bibliothèques de fonctions prêtes à être téléchargées sur le FPAA Prix du système AN10DS40 : 300 € TTC Contact : Thierry GIL gil@lirmm.fr

Nombre de licences illimité Participation aux frais : nous contacter System-level Design Functional Verification Emulation and Acceleration Analog, RF and Mixed-Signal Design Physical Verification and Analysis Synthesis/ Place-and-Route Custom IC Layout IC Packaging PCB Design Nombre de licences illimité Participation aux frais : nous contacter Contact : Guy CATHEBRAS cathebras@lirmm.fr

MEMSCAP The Power of a Small World MEMS Xplorer™ is a unified MEMS design environment developed by MEMS designers for MEMS designers. Deployed with your EDA tool flow, it provides a customizable, easy-to-use platform that permits targeting of specific process technologies. With MEMS Xplorer you can move seamlessly from schematic capture all the way to mask, to help you get your MEMS-based products to market rapidly and reliably. MEMS Pro™ is engineered by MEMS designers for non-specialists and MEMS specialists alike, providing a unified MEMS and IC design environment. It includes certain software elements licensed from Tanner Research. MEMS Pro is a customizable, easy-to-use platform that permits targeting of specific process technologies. With MEMS Pro you can move seamlessly from schematic capture all the way to mask to get your MEMS-based products to market rapidly and reliably.

MEMSCAP The Power of a Small World Design Contest MEMSCAP / CRCC PolyMUMPs PolyMUMPs (Multi-User MEMS Processes) offers users a three-layer polysilicon micromachining process in a multi-user environment. PolyMUMPs is an extremely flexible process allowing for many types of users and design ideas. The process consists of a non-patternable nitride isolation layer, a polysilicon ground (plane) layer, two structural polysilicon layers, two oxide release layers, and one metal layer for electrical connection and reflectivity enhancement. PolyMUMPs users may reserve die locations, download process information and design rules and view data from prior PolyMUMPs runs directly from the internet Benefits Speed up the MEMS product design cycle. Save money on prototyping service through multi-user processes. Begin analysis of your prototype sooner. Save time by using library of existing design elements. Easy web-based die reservation system. Easy-to-use design tool suite offers full schematic-to-mask capability. What is it? MUMPStart™ is an all-in-one MEMS design kit which includes a 3-month MEMS Pro™ license plus one die location on the PolyMUMPs run of the user’s choice (based on space availability). The CaMEL (consolidated micro-electromechanical element library) is also included with MEMS Pro Participation aux frais : nous consulter Contact : Pascal NOUET nouet@lirmm.fr

Participation aux frais : nous consulter Nouveauté 2002-2003 25 licences par site Participation aux frais : nous consulter Contact : Guy CATHEBRAS cathebras@lirmm.fr

ATHENA ATHENA is a versatile, modular and extensible solution for one and two dimensional process simulation. ATLAS ATLASis a versatile, modular and extensible solution for one, two and three dimensional device simulation.

Accès à l’ensemble des outils de CAO technologique de Silvaco Nombre de licences illimité Participation aux frais : nous consulter Contact : Pascal NOUET nouet@lirmm.fr

Outils de CAO + IP (bus) Interconnexion d’IPs Simulation et analyse des performances du bus Protocole « paquets » OCP Bus synthétisable (micro réseau) 5 licences par site Participation aux frais nous consulter Contact : Lionel TORRES torres@lirmm.fr

ISE FOUNDATION ISE ALLIANCE Prix : Gratuit TTC Composition Composition Pour PC (Windows) et Workstation (SUN, HP) Flot de conception complet pour toutes les familles de FPGAs et CPLDs Xilinx, incluant les nouvelles familles : VIRTEX II, VITEX II PRO, SPARTAN II E, COOLRUNNER II Composition Design Entry tools Schematique HDL (VHDL, VERILOG) IP cores et IP builder Synthese XST (Xilinx Synthesis Tool) Accepte des Netlists Mentor graphics, Synopsys, Synplicity, etc. Implementation translate & map Placement Routage Verification: Fonctionelle, Gate level, Timing Editeur de Layout Telechargement ISE ALLIANCE Pour PC (Windows) et Workstation (SUN, HP) Composition Implementation translate & map Placement Routage Verification: Fonctionelle, Gate level, Timing Prix : Gratuit TTC

Exemples de cartes bientôt disponibles Contacts : Jean-Marie DANDONNEAU dandonneau@isim.univ-montp2.fr Jayant TAMBY tamby@isim.univ-montp2.fr