Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 R&D pour sATLAS Gerard Bohner, Jaques Lecoq, Samuel Manen, Xay Soumpholphakdy.

Présentation au sujet: "Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 R&D pour sATLAS Gerard Bohner, Jaques Lecoq, Samuel Manen, Xay Soumpholphakdy."— Transcription de la présentation:

1 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 R&D pour sATLAS Gerard Bohner, Jaques Lecoq, Samuel Manen, Xay Soumpholphakdy

2 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 2 PLAN 1.Introduction 2.R&D Circuits pour le calorimètre à Tuiles 2.1 Convoyeur de Courant 2.2 Amplificateur Cascode Replié 2.3 Comparateur 3.Conclusion

3 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 3 Introduction Spécifications de l’ASIC VFE –Grande dynamique : 16-17 bits –Signal PMT: temps de montée 5ns, temps de descente 40ns –LSB : 12,5fC ( courant crête 625nA) –MSB : 800pC (courant crête 40mA) [ voire 60mA] –Bruit : σ < ½ LSB ADC Shaper Convoyeur de Courant PMT

4 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 4 Convoyeur de Courant Structure simple Principale idée : Rester en courant car le signal délivrée par la PMT est un courant. Nous avons donc besoin d’une impédance d’entrée aussi petite que possible (quelques Ohms) et une grande impédance de sortie. Avoir la possibilité de traiter plusieurs gains dès le 1 er étage. Pour cela des recopies de courant sont très efficaces.  Structure simple et efficace : Grille Commune

5 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 5 Convoyeur de Courant Structure améliorée : Montage auto polarisé : grille commune « boostée » Diminution de l’impédance d’entrée Zin = 1 / (gm0*gm3*R6) Courant de repos très faible (1mA sur un signal max de 50mA) PMT Iin Iout

6 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 6 Convoyeur de Courant Structure avec deux gains : Structure différentielle Gain multiple par recopie de courant 3 Gains : 1, 8 et 64 Ce qui nous donne 3 gammes : 0 - 625µA (800µA) 625µA (800µA) - 5mA (6.4mA) 5mA (6mA) - 40mA (51.2mA) PMT IN OUT1 OUT8

7 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 7 Résultats simulation Convoyeur de Courant Linearity Input impedance versus magnitude Input impedance versus frequency 2,34 Ohm 1 Ohm

8 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 8 Convoyeur de Courant testé avec un shaper Résultats avec un simple shaping sur chaque gain Courants issus du convoyeur de courant Shaping avec un peaking time de 40ns Signal après shaping Unipolar Shaping Peaking time 40 ns. 1.1V 66ns

9 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 9 Résultats simulation Convoyeur de Courant après shaping Linéarité High Gain: Max error 50µ V (for 1 V) Medium Gain: Max error 500µ V (for 1 V) Low Gain: Max error 20m V (for 1 V) Tolérance de 4% sur grands signaux Le Bruit (pire cas) Noise on the highest gain: σ = 500µV, 0.5 LSB 0.22 10 -6

10 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 10 Convoyeur de Courant Layout : Taille: 1 mm × 135 µ

11 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 11 Amplificateur 130 nm CMOS Ampli. différentiel boosté cascode replié avec CMFB

12 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 12 Caractéristiques en shaper

13 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 13 Ampli. différentiel boosté cascode replié avec CMFB Layout : Taille: 372 µ × 672 µ

14 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 14 Comparateur rapide IN OUT

15 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 15 Comparateur Comparateur latché (sortie statique) qui travail sur front d’horloge, à courant constant Entrées d’horloge LVDS Fonctionne à 1GS/s en simulation parasitique Bruit (et sensibilité) mesuré en temporel par la méthode de « gauss » : sigma de bruit (sensibilité) de 300µV

16 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 16 Comparateur Layout: Taille: 125 µ × 300 µ

17 Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P3 2010- LAL Semaine 25 17 Conclusion Etat du projet: –Les différents blocs ont été envoyés en fonderie par le CERN fin mai (Chip R&D 130nm pole MICRHAU) –Tests automne 2010 –D’autres amplificateurs sont actuellement à l’étude : un semble donner de bon résultat en simulation Plusieurs étages de gain Rail to Rail en sortie Pas besoin de CMFB Consommation moins importante