Refaire la deuxieme partie avec des trucs plus marrants

Présentation au sujet: "Refaire la deuxieme partie avec des trucs plus marrants"— Transcription de la présentation:

1 Convertisseurs Analogique/Numérique & Convertisseurs Numérique/Analogique
Refaire la deuxieme partie avec des trucs plus marrants Serge Bernard Remerciements: P. Cauvet Ophtimalia– J.M. Dutertre ENSICAEN

2 Introduction : Applications

3 Plan du cours Introduction CAN CNA
Echantillonnage Quantification Codage Architectures CNA Exemple de CNA 8 bits à sources unitaires Caractéristiques des convertisseurs Test des convertisseurs

4 Introduction ADC DAC A/D & D/A Converters Analog signal Output code
000 010 001 100 111 ADC Amplitude code Time time Analog signal Temps DAC Input codes 000 010 001 100 111 time code Amplitude

5 CAN : Introduction Convertisseur A/N CAN Signal analogique
Échantillonnage 1/Féch Quantification V1 V2 V3 V4 V5 V6 V7 V8 Codes de sortie 000 001 010 011 100 101 110 111 & Codage 1/Féch 000 010 001 100 111 code Amplitude Temps Temps

6 Domaine Temporel  Domaine Fréquentiel
CAN : Echantillonnage Domaine Temporel  Domaine Fréquentiel Amplitude Temps t Fréquence Amplitude fp 2.fp 3.fp 4.fp 5.fp 6.fp b) Tp=1/fp

7 Sampling & Quantization
CAN : Introduction Sampling & Quantization N samples in the time domain 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 N = 16 The time-continuous waveform (sine wave) is represented by 16 samples in the time-domain and forms a time-discreet waveform. The samples are equally spaced in time. This time space is set by the sampling frequency.

8 Discrete Fourier Transform
CAN : Introduction Discrete Fourier Transform transform time-discreet waveform to frequency domain breakup time-domain waveform into sine-waves of different frequencies and amplitudes which sum up to the original waveform for any N: In the time-domain it often is hard to see/quantify certain disturbances (non-linearity's,noise) from the ideal waveform. It could be beneficial to transform the time-domain waveform to the frequency-domain by means of a Fourier Transform, where these disturbances are better visual. In case of time-discreet signals we call this transform a DFT. The Fourier Transform, in essence, decomposes or separates a waveform into sinusoids of different frequency which sum up to the original waveform. It result is a spectrum showing the different frequencies with their respecting amplitudes.

9 Discrete Fourier Transform
CAN : Introduction Discrete Fourier Transform N samples: N/2 + 1 unique frequency bins Fres = Fs/N spaced apart N = 8 f 1 2 3 4 5 6 7 Fres If you are dealing with real signals, the result of the DFT is a spectrum consisting of N samples mirrored around N/2, which represents half Fs (Nyquist frequency). In fact you have N/2+1 unique frequency bins. The zero frequency component represents the DC value. The resolution is Fs/N DC Fs/2

10 CAN : Echantillonnage Temporel Fréquentiel Discrétisation temporelle
Fréquence S(f) Temps s(t) TF TF-1 multiplication convolution TF TF-1 Téch=1/féch Temps pD(t) 1 féch 2.féch -féch -2.féch Fréquence PD(f) TF TF-1 Temps Téch=1/féch séch(k.Téch) Fréquence féch 2.féch -féch -2.féch Séch(f) Discrétisation temporelle Périodisation fréquentielle

11 CAN : Echantillonnage Recouvrement Bande limitée Filtre antirepliement
S(f) Fréquence féch -féch ½.féch -½.féch fmax Fréquence Séch(f) féch 2.féch -féch -2.féch ½.féch -½.féch Périodisation Fréquence féch 2.féch -féch -2.féch Séch(f) ½.féch -½.féch Périodisation b) Sfiltré(f) Filtre antirepliement Bande limitée Filtre antirepliement

12 CAN : Echantillonnage Echantillonnage fréquentiel séch(k.Téch) Séch(f)
TF Temps Fréquence Téch=1/féch TF-1 -féch -½.féch ½.féch féch Restitution du signal continu Troncature sur une période s(t) S(f) TF Temps Fréquence TF-1 -½.féch ½.féch TF TF-1 Discrétisation fréquentielle Périodisation temporelle Temps sP(t) T0=1/f SP(f) f ½.féch -½.féch Echantillonnage fréquentiel Fréquence

13 Discrétisation fréquentielle Df(f)
sP(k.Téch) SP(f) TF t f TF-1 -féch -½.féch -fP fP TP=1/fP ½.féch féch multiplication convolution pTobs(t) PTobs(f) 1 TF t f TF-1 Tobs=N.Téch féch/N sP(k.Téch).pTobs(t) SP(f)*PTobs(f) TF t TF-1 -féch -½.féch -fP fP ½.féch féch f Tobs=M.TP multiplication Discrétisation fréquentielle Df(f) 1 f=féch/N -½.féch f ½.féch f sT0(k.Téch) {SP(f)*PTobs(f)}. Df(f) t TF T0=1/f TF-1 -½.féch -fP fP ½.féch f

14 Discrétisation fréquentielle D’f(f) sP(k.Téch).pT’obs(t)
TF TF-1 t sP(k.Téch) TP=1/fP T’0=1/’f sT’0(k.Téch) multiplication convolution PT’obs(f) f féch/N’ féch -féch SP(f) ½.féch -½.féch fP -fP Discrétisation fréquentielle ’f ’f=féch/N’ D’f(f) 1 sP(k.Téch).pT’obs(t) T’obsM.TP pT’obs(t) T’obs=N’.Téch SP(f)*PT’obs(f) {SP(f)*PT’obs(f)}. D’f(f)

15 CAN : Echantillonnage Window t sP(k.Téch) TP=1/fP t sP(k.Téch) TP=1/fP
multiplication multiplication t pT’obs(t) 1 T’obs=N’.Téch pT’obs(t) 1 t T’obs=N’.Téch T’0=1/’f t sT’0(k.Téch) sT’0(k.Téch) t T’0=1/’f

16 CAN : Echantillonnage M = 211.1 N = 1000 windowed not-windowed

17 Echantillonnage Cohérent (en single-tone)
CAN : Introduction Echantillonnage Cohérent (en single-tone) Signal période Tin Echantillonnage M périodes Ns nombre d’échantillons Période Ts Ns.Ts=M.Tin & Ns et M nbres premiers a) b) Temps Amplitude Téch Te Tacquisition T’éch

18 CAN : Echantillonnage Recouvrement Echantillonnage temporel
Fréquence échantillonnage> 2*la bande de fréquence du signal Echantillonnage Fréquentiel Fenêtres temporelles (hamming, hanning, …)=> Signal périodique Si single-tone (une fréquence) Echantillonnage cohérent = Ns et M premiers entre eux

19 CAN : Introduction Convertisseur A/N CAN Signal analogique
Échantillonnage 1/Féch Quantification V1 V2 V3 V4 V5 V6 V7 V8 Codes de sortie 000 001 010 011 100 101 110 111 & Codage 1/Féch 000 010 001 100 111 code Amplitude Temps Temps

20 Fonction de transfert des CAN
CAN : Quantification Fonction de transfert des CAN Droite Idéale 111 VT7 VT1 VT2 VT3 VT4 VT5 VT6 110 LSB = PE 2n Quantification & Codage 101 Sortie Numérique 100 011 010 001 000 V7 V1 V2 V3 V4 V5 V6 V8 PE Entrée Analogique 8 bits 24 bits 50 bits LSB = 5/28  19 mV LSB = 5/224  230 nV LSB = 5/250  4 fV

21 Fonction de transfert des CAN
CAN : Quantification Fonction de transfert des CAN Entrée analogique Sortie numérique 000 001 010 011 100 101 110 111 VT1 VT2 VT3 VT4 VT5 VT6 VT7 PE/2 Quantum q -PE/2 a) b) PE Palier (code 010) Transition de code

22 Signal analogique d’entrée E(t)
Temps Signal analogique d’entrée E(t) Te Te/2 PE-q 2     CAN : Quantification Erreur de quantification Eq(t) q/2 -q/2 Temps Te q=LSB Valeur analogique d’entrée Code numérique de sortie PE/2 q/2 -PE/2 -q/2 000 111 Temps Equivalent analogique de la sortie Sa(t) Te 4.q q 7.q Signal analogique d’entrée E(t)

23 CAN : Quantification Convertisseur de n bits Signal d’entrée
Bruit de quantification -q/2 q/2 Fq(x)

24 Dynamic parameters: Effective Number Of Bits
CAN : Quantification Dynamic parameters: Effective Number Of Bits , SNR of ideal ADC So, the effective number of bits of an actual ADC is given by:

25 CAN : Codage Convertisseur A/N CAN Signal analogique Échantillonnage
1/Féch Quantification V1 V2 V3 V4 V5 V6 V7 V8 Codes de sortie 000 001 010 011 100 101 110 111 & Codage 1/Féch 000 010 001 100 111 code Amplitude Temps Temps

26 Plan du cours Introduction CAN CNA
Echantillonnage Quantification Codage Architectures Flash Rampe Approximation successives Pipeline ∑-∆ Folding-interpolated CNA Exemple de CNA 8 bits à sources unitaires Caractéristiques des convertisseurs Test des convertisseurs

27 CAN : Architectures Convertisseur Flash n bits  2n Comparateurs 011 1
Codeur Entrée Analogique Vref 1 011 3R/2 + - R + - R + - Sortie numérique sur 3 bits n bits  2n Comparateurs R + - R + - R + - R + - R/2 Horloge

28 Convertisseur double rampe
CAN : Architectures Convertisseur double rampe c PE = Pleine Echelle t1 = temps fixe t2= temps de mesure R Vs Vs Ve Ve= PE t2 = t1 -PE Horloge logique de commande Ve=PE/8 t2 Compteur t1  Ve = PE x t2 t1 Sortie numérique Nombre de Cycles = 2n

29 Convertisseur Pipeline 1/2
CAN : Architectures Convertisseur Pipeline 1/2

30 Convertisseur Pipeline 2/2
CAN : Architectures Convertisseur Pipeline 2/2

31 CAN : Architectures - Architectures : Multi-step (example = 2-step)
Vin Coarse Fine - DAC ADC ADC The system uses a cascade of parallel ADC coupled with DACs to reconstruct the quantized analog signals and substracters. In the shown example, the first flash ADC (on the left, named “coarse”) gives a digital estimation of the input signal, giving the MSB’s group, the DAC reconstructs the analog signal and the residue (VoutDAC - Vin) is converted by the fine ADC, giving the LSB’s group. Characteristics Resolution can be increased without a lot of extra silicon. Pipe-line Periodic errors. MSB Group n/2 bits LSB Group n/2 bits *Ref: “Principles of data conversion” B. Razavi

32 CAN : Architectures Folding Interpolation (F&I) Principle 1/6
Full Flash Coarse Quantization 4 bit Flash ADC Comparators Input Vin MSB’s Out Fine Quantization Folding Circuit 4 bit Flash ADC LSB’s Out In this example, the number of comparators is reducedto 30, compared to the 255 necessary for a flash structure. Characteristics: reduction of components and of power consumption high speed complex design Folding Input Voltage

33 CAN : Architectures F&I : Cellule de base 2/6
The diagram shows an example of folding & interpolation 8-bit architecture. The MSB’s and LSB’s are processed separately. Interpolation is a technique which allows to reduce the number of preamplifiers at the input of the ADC. Folding is a part of the analog preprocessing.

34 CAN : Architectures F&I : flash classique 3/6
The diagram shows an example of folding & interpolation 8-bit architecture. The MSB’s and LSB’s are processed separately. Interpolation is a technique which allows to reduce the number of preamplifiers at the input of the ADC. Folding is a part of the analog preprocessing.

35 CAN : Architectures Architectures : Folding principle 4/6
The diagram shows an example of folding & interpolation 8-bit architecture. The MSB’s and LSB’s are processed separately. Interpolation is a technique which allows to reduce the number of preamplifiers at the input of the ADC. Folding is a part of the analog preprocessing.

36 CAN : Architectures F&I : Interpolation Principle 5/6
The diagram shows an example of folding & interpolation 8-bit architecture. The MSB’s and LSB’s are processed separately. Interpolation is a technique which allows to reduce the number of preamplifiers at the input of the ADC. Folding is a part of the analog preprocessing.

37 CAN : Architectures F&I: Exemple d’architecture finale 6/6 Vin
Reference Analog Preprocessing Comp. & Binary 64 Error 32 Interpolation Encoder Correction Vin Input Ampl Ref & Folding 8 MSB-2 Bit Sync MSB-1 The diagram shows an example of folding & interpolation 8-bit architecture. The MSB’s and LSB’s are processed separately. Interpolation is a technique which allows to reduce the number of preamplifiers at the input of the ADC. Folding is a part of the analog preprocessing. MSB *Ref: “Integrated ADC’s and DAC’s” R. Van de Plassche

38 Convertisseur à approximations successives
CAN : Architectures Convertisseur à approximations successives Entrée analogique V Tension d'entrée Registre à approximations successives 110000 3PE/4 101000 101100 101011 Sortie numérique 101010 PE/2 Convertisseur N/A PE/4 100000 Horloge Temps Nombre de Cycles = Nombre de bits

39 CAN : Architectures Convertisseur ∑-∆ 1/2 Neffectif = N+ K/4
1ère Etape => Suréchantillonnage Neffectif = N+ K/4

40 CAN : Architectures Convertisseur ∑-∆ 2/2 Modulateur Entrée analogique
Comparateur n bits à Fe/n Filtre décimateur Dsp Bande utile 1 bit Intégrateur Fe CNA Dsp Dsp Bande utile - Fe Fe Dsp Bande utile Bande utile

41 CAN : Architectures Intégration SAR S-D Pipeline Folding Interpolation
Points forts Points faibles Intégration + résolution + Faible consommation + Excellente réjection analogique du bruit - vitesse de conversion (2n.cycles) SAR + résolution élévée - Vitesse de conversion (n. cycles) S-D + résolution la plus élevée + NLD excellente + Rejection du bruit (numérique) - Vitesse d’échantillonnage limitée Pipeline +rapidité + Correction numérique des erreurs + Très bon rapport vitesse résolution Folding Interpolation + rapide + Faible capacité d’entrée / flash - résolution limité - Mise en œuvre complexe - consommation élevée Flash + les plus rapides - Résolution limitée - Capacité d’entrée élevée - forte consommation

42 CAN : Architectures Architectures vs application areas
In this table, the architectures vs application areas are shown. Flash arch. is only used for video . In audio, SAR and sigma-delta are preferred, because of the high resolution needs. Folding are used when high-speed / low cost / low consumption compromise is essential.

43 Introduction ADC DAC Analog signal Output code Analog signal
000 010 001 100 111 ADC Amplitude code Time time Analog signal Temps DAC Input codes 000 010 001 100 111 time code Amplitude

44 Architecture  Application
CAN : Architectures Architecture  Application 24 20 Rampe S-D 16 Pipeline Subranging 12 Approximat° successives Folding Interpolation 8 Flash 4 10 100 1k 10 100 1M 1M 10 100 1G 10G Prix CAN est proportionnel au Facteur de mérite Facteur de Mérite = résolution x fréquence

45 Caractéristiques des Convertisseurs
The intermodulation distorsion is the ratio of the power of intermodulation products to the power of the input signal. Sometimes, IMD2 and IMD3 are given separately.

46 Caractéristiques des Convertisseurs
The intermodulation distorsion is the ratio of the power of intermodulation products to the power of the input signal. Sometimes, IMD2 and IMD3 are given separately.

47 Caractéristiques des Convertisseurs
The intermodulation distorsion is the ratio of the power of intermodulation products to the power of the input signal. Sometimes, IMD2 and IMD3 are given separately.

48 Plan du cours Introduction CAN CNA
Architectures Parallele Série ∑- ∆ CNA à sources unitaires Exemple de CNA 8 bits à sources unitaires Caractéristiques des convertisseurs

49 What is a Digital-to-Analog Converter?
CNA: Introduction What is a Digital-to-Analog Converter? synonyms DAC, D/A C0 C1 Ci C2 n-1 C V0 V1 Vi V2 n-1 V n-bit DAC analog LPF V C An n-bits DAC converters an n-bits digital code into an analogue signal digital codes: sign magnitude 2’s complement 1’s complement offset binary analogue signal: voltage current Important difference between a DAC and an ADC: DAC: a digital code corresponds to one voltage/current ADC: a range of analogue values corresponds to a digital code, where there range is in the ideal case 0.5 LSB around a decision level low-pass filter = smoothing filter = reconstructing filter: removes any out-of-band quantisation noise can compensate for DAC transfer function non-linearities like sin(x)/x roll-off

50 Parallel architectures (1/3)
CNA : Architectures Parallel architectures (1/3) stacked/binary weighted ladders uniform ladders +Vref Iout “2n-1” Idump “2n-2” Vout “msb” “msb-1” “2” “1” “1” I msbI (msb-1)I 2I Ladder architectures: number of components increases exponentially matching problems die size resistor and active components generate noise Binary weighted architectures: less components, but: largest transistor >> smallest transistor, no real die size reduction large gates = large capacitances, limits speed risk of glitches = a signal does not directly switch from 0111 to 1000 but via an intermediate state 0111 via 1111 to 1000 the result is that instead of a LSB step you make a MSB step in between. These architectures are limited to 12 to 12 bit converters unless you use tricks like laser trimming, current calibration, dynamic element matching, ectc. “0” -Vref

51 CNA // : à résistances pondérées (2/3)
CNA : Architectures CNA // : à résistances pondérées (2/3) c1 2R I1 Vréf 4R I2 Is 2n R In Masse virtuelle

52 CNA : Architectures CNA // : Réseau R/2R (3/3)

53 CNA : Architectures CNA Série Nombre de Cycles = 2n Vref S1 S2 S3 C1
Vout Vout LSB 5Vref/8 Vref/2 Nombre de Cycles = 2n Vref/4 Temps Code 101

54 Bitstream architectures (1/5)
CNA : Architectures Bitstream architectures (1/5) Bitstream DAC right channel left channel oversampling filter(s) noise-shaper (k-th order) q-bit bitstream DAC analog LPF (n,fs) (n,mfs) (q,mfs) Uses two tricks: oversampling - see next sheet noise shaping - see next sheet Advantage: large part in digital domain: testing: digital to be tested with scan (AMSAL) design: very few critical analogue components Disadvantage: operates at high “oversample” frequency: fmax,signal = fsample/(2*oversample rate) fsample = 50MHz oversample rate = 512 fsignal,max = 50MHZ/1025 = 48 kHz

55 Interpolation et filtre passe bas
CNA : Architectures CNA ∑-∆ (2/5) féch 2.féch Séch(f) fin Fréquence Séch(f) fin 8 féch 44,1kHz 16 bits 11,2 MHz 16 bits Suréchantillonnage x 256 Interpolation et filtre passe bas 11,2 MHz 1 bits Sortie Analogique Modulateur ∑-∆ CNA 1 bit Filtre analogique Passe bas (lissage) Fréquence Séch(f) fin 8 féch Fréquence Séch(f) fin 8 féch

56 Y[z] = Z-1.X[z] + (1 – Z-1).Q[z]
CNA : Architectures Modélisation ∑-∆ (3/5) Q[z] intégrateur quantificateur N bits X[z] Y[z] Z-1 - + + 1 bit D/D Y[z] = Z-1.X[z] + Q[z] – Z-1.Q[z] y(n) = x(n-1) + q(n) – q(n-1) Amplitude 2 Z-1 Y[z] = Z-1.X[z] + (1 – Z-1).Q[z] 1 (1-Z-1) FTS(z)= Z-1 FTB(z)=(1 - Z-1) Fe/2 f

57 Modélisation ∑-∆ d’ordre 2 (4/5)
CNA : Architectures Modélisation ∑-∆ d’ordre 2 (4/5) Q[z] - + Z-1 intégrateur Y[z] X[z] D/D 1 bit / N bits Y[z] = Z-1.X[z] + Q[z] – 2Z-1.Q[z] + Z-2.Q[z] = Z-1.X[z] + (1 – Z-1)2.Q[z] y(n) = x(n-1) + q(n) – 2q(n-1) + q(n-2)

58 Modélisation ∑-∆ d’ordre n (5/5)
CNA : Architectures Modélisation ∑-∆ d’ordre n (5/5) Modulateur d ’ordre 2 Modulateur d ’ordre n FTB(z)=(1 - Z-1) Y[z] = Z-1.X[z] + (1 – Z-1)2.Q[z] Y[z] = Z-1.X[z] + (1 – Z-1)n.Q[z] FTS(z)= Z-1 FTB(z)=(1 - Z-1)n FTS(z)= Z-1 Z-1 (1-Z-1)2 1 2 f Amplitude Fe/2

59 Plan du cours Introduction CAN CNA
Architectures Parallele Série ∑- ∆ CNA à sources unitaires Exemple de CNA 8 bits à sources unitaires Caractéristiques des convertisseurs

60 CNA : Exemple de CNA 8 bits à sources unitaires
CNA à sources unitaires Convertisseur CNA CNA

61 CNA : Exemple de CNA 8 bits à sources unitaires
Décodeur thermomètre colonne Décodeur thermomètre ligne 4 8 Vref_0 Vref_1 Fonction logique IDAC M1 M2 M3 M4 M5 on off (D7 à D0) (D3 à D0) (D7 à D4) Cj Li-1 Li Source de courant unitaire S Source de référence Rajouter la fonction detransfert CNA

62 CNA : Exemple de CNA 8 bits à sources unitaires

63 CNA : Exemple de CNA 8 bits à sources unitaires
Référence de courant

64 CNA : Exemple de CNA 8 bits à sources unitaires
Référence de courant Avec

65 CNA : Exemple de CNA 8 bits à sources unitaires
Référence de courant le montage cascode : Problème : stabilité -> Besoin d’un Start Up Étage de polarisation

66 CNA : Exemple de CNA 8 bits à sources unitaires
Principe du Start up Chute de ce potentiel BB

67 CNA : Exemple de CNA 8 bits à sources unitaires
Vue Schématique Miroir Miroir 2 Dac_on Référence de courant

68 Résultat : Analyse Corner
CNA : Exemple de CNA 8 bits à sources unitaires Résultat : Analyse Corner tm : typical mean WP : Worst Power WS : Worst Speed WO : Worst One WZ : Worst Zero Courant de polarisation Tension d’alimentation

69 Iy Ix Polarisation des 256 blocs Z en tension
16 Y X Polarisation des blocs X et Y en courant Polarisation des 256 blocs Z en tension Z 256 sources de courant élémentaires DacON Source de référence Iy Ix

70

71 Plan du cours Introduction CAN CNA
Exemple de CNA 8 bits à sources unitaires Caractéristiques des convertisseurs Test des convertisseurs

72 Caractéristiques des Convertisseurs
Paramètres Statiques Performances de l’échantillonnage Paramètres Dynamiques

73 Caractéristiques des Convertisseurs
Paramètres Statiques : Offset Droite Idéale Offset Entrée Analogique 111 110 101 100 011 010 001 000 Sortie Numérique VT7 VT1 VT2 VT3 VT4 VT5 VT6 PE Offset  décalage de la fonction de transfert 111 Droite Idéale 110 101 Sortie Numérique 100 011 010 001 000 VT1 VT2 VT3 VT4 VT5 VT6 VT7 PE Entrée Analogique

74 Paramètres Statiques : Gain, Non-linéarités
Caractéristiques des Convertisseurs Paramètres Statiques : Gain, Non-linéarités NLI NLD Entrée Analogique 111 110 101 100 011 010 001 000 Sortie Numérique VT1 VT2 VT3 VT4 VT5 VT6 VT7 PE NL  GAIN + OFFSET Erreur de Gain 111 110 Sortie Numérique 101 100 droite idéale 011 010 001 000 VT1 VT2 VT3 VT4 VT5 VT6 VT7 PE Entrée Analogique Gain  D(Vti+1 - VTi) = cst

75 Caractéristiques des Convertisseurs
Performances de l’échantillonnage : jitter Echantillonnage Réel Échantillonnage Théorique DV Dtj jitter = Dtj  Erreur de Conversion

76 Paramètres Dynamiques : THD, SNR...
Caractéristiques des Convertisseurs Paramètres Dynamiques : THD, SNR... ModuledB Spectre du signal A = amplitude du fondamental Hk = amplitude la kème harmonique Ai = amplitude de la ième raie Bm = amplitude du bruit Signal sur bruit SFDR Dynamique de codage Taux de distorsion harmonique Fin 2.Fin 3.Fin 4.Fin 5.Fin 6.Fin Féch 2 Fréquence

77 Dynamic parameters: Effective Number Of Bits
Caractéristiques des Convertisseurs Dynamic parameters: Effective Number Of Bits , SNR of ideal ADC So, the effective number of bits of an actual ADC is given by:

78 Dynamic parameters: Inter-Modulation Distortion
Caractéristiques des Convertisseurs Dynamic parameters: Inter-Modulation Distortion f2 f1 Magnitude 2f2-f1 2f1-f2 f1+2f2 2f1+f2 f1-f2 f1+f2 3f2 3f1 2f2 2f1 The intermodulation distorsion is the ratio of the power of intermodulation products to the power of the input signal. Sometimes, IMD2 and IMD3 are given separately. Frequency

79 D/A parameters: transmission
Caractéristiques des CNA D/A parameters: transmission D A ...,C5,C13,C20,C14,C1,... D A dynamic parameters: figure illustrates amongst others crosstalk ...,0,0,0,0,0,0,.....

80 Transmission: spectral analysis
Caractéristiques des CNA Transmission: spectral analysis f ft 2ft 3ft kft BWm channel 1 spectral density f ft 3ft BWm channel 2 spectral density Figure refers to previous sheet

81 Transmission: SNR, THD and SINAD
Caractéristiques des CNA Transmission: SNR, THD and SINAD Signal-to-Noise Ratio (SNR) f ft 2ft 3ft kft BWm channel 1 spectral density a1 a2 a3 ak s Total Harmonic Distortion (THD) SNR excludes harmonics THD excludes noise SINAD includes both noise and harmonics s = noise, see definition SFDR next sheet Signal-to-Noise And Distortion ratio (SINAD)

82 Transmission: ENOB, SFDR and DFDR
Caractéristiques des CNA Transmission: ENOB, SFDR and DFDR Effective Number Of Bits (ENOB) channel 1 a1 Spurious Free Dynamic Range (SFDR) SFDR spectral density a3 ak a2 spurious: largest non-harmonic component distortion: largest harmonic component ft 2ft 3ft kft f BWm

83 Transmission: channel separation and crosstalk
Caractéristiques des CNA Transmission: channel separation and crosstalk f ft 2ft 3ft kft channel 1 spectral density a1 a2 a3 ak s channel separation crosstalk f ft 3ft channel 2 spectral density b1 b3 channel separation: all significant harmonics are to be taken into account Xtalk: only fundamental is considered These parameters have often repeatability/reproducibility problems. Reason: if there is very little crosstalk, then you are basically looking to the noise in a single frequency bin, which has a quite big variance.

84 Transmission: transient response
Caractéristiques des CNA Transmission: transient response glitch energy 2 % error band zero level full scale level 10% 90% rise time clock feedthrough overshoot level undershoot level 50% full scale Almost exclusively used in RAMDACs: rise time settling time error within a specified band (often 2%) of full-scale level from 50% level glitch energy output skew: difference between 50% levels of the three DACs clock and data feedthrough settling time

85 Practical cases Caractéristiques des CNA
** = often tested, * = sometimes tested

86 Practical cases Caractéristiques des CNA
** = often tested, * = sometimes tested

87 Plan du cours Introduction CAN CNA
Exemple de CNA 8 bits à sources unitaires Caractéristiques des convertisseurs Test des convertisseurs

88 Les Types de Convertisseurs
24 Prix CAN est proportionnel à F 20 Rampe S-D F= résolution x fréquence 16 Subranging 12 Approximat° successives Flash 8 4 10 100 1k 10 100 1M 1M 10 100 1G 10G Le test ne dépend pas du type de CAN Test Fonctionnel

89 Contexte Wireless Digital and
On a fait le constat qu’on développe de plus en plus de système qui sont à la fois sans-fil et numériques Le meilleur exemple de système suivant cette tendance est le telephone portable En effet il permet de réaliser des communications à plusieurs fréquences et en même temps il embarque un très grand nombre d’applications numériques accessoires.

90 Complex system block diagram
Voici l’exemple d’un schéma bloc de système que l’on pourrait retrouver dans un tel portable. Ca peut être un système fait de composant discrets sur un pcb ou un système complexe contenu dans un seul package

91 Complex system block diagram
Il est composé de blocs numériques du type microprocesseur ou dsp qui sont chargés de la mise en œuvre des applications numériques Digital components to implement software applications

92 Complex system block diagram
On trouve ensuite des blocs analogiques et RF qui sont chargés d’émettre et recevoir les données Analog/RF components to transmit and receive the data

93 Complex system block diagram
Et enfin on trouve les convertisseurs DAC et ADC qui sont chargés de faire l’interface entre les parties numériques et analogiques et entre le système et l’extérieur. Les convertisseurs sont des éléments cruciaux du système. En effet leurs performances doivent être adaptées à celles des parties analogiques/RF et des parties numériques. Plus particulièrement les conv. doivent être adaptés aux performances des parties analogiques en terme de bruit et de distortions harmoniques. Les convertisseurs comme tout élément du système sont susceptibles de présenter des défauts. Il doivent donc impérativement être testés. Converters (DACs ADCs) to interface both domains

94 Motivation Set-top box:PNX8327 Complex SoC or SiP
DAC3 ADC4 DAC1 DAC4 ADC3 ADC1 ADC2 RF Part Digital part 2 Analog Part 1 Analog Part 2 Digital part 3 Digital part 4 Digital part 1 One Chip Set-top Box: 2 ADC, 6 DAC… Video decoder: 12 ADC, 2 DAC, …

95 Test des CI Analogiques et Mixtes
Mixed-signal testing Area distribution cost distribution Design & manufacture Digital test Analog test 50% 10% 40% 10% 90% Digital part Analog part Difficulties of analog testing + Accessibility

96 Test des circuits Mixtes
Influence du coût du test Prix de revient 200 Euros 100 € Test Conception + Fabrication En 2003 En 2015 180 € 20 €

97 Techniques de test des Convertisseurs A/N
Test du battement de fréquence (& enveloppe) Test qualitatif Régression sinusoïdale offset, gain, bruit Test par Histogramme Paramètres statiques (offset, gain, NL) Test par FFT (Fast Fourier Transform) Paramètres dynamiques (SNR, THD, SPIR…)

98 Test du battement de fréquence
Test des Convertisseurs A/N Test du battement de fréquence Signal d’entrée Signal reconstitué Echantillonnage

99 Test du battement de fréquence
Test des Convertisseurs A/N Test du battement de fréquence Principe : Signal d’entrée sinusoïdal Fentrée = Féchantillonnage + petit DF Valeur de DF  variation de 1LSB pour la plus grande pente du signal d’entrée Analyse de la sinusoïde de sortie (de fréquence DF) Donne une indication sur la présence de NL et de codes manquants  Précision  Complexité Temps de calcul Peu utilisé

100 Test des Convertisseurs A/N
Régression sinusoïdale CAN Amplitude 1 1 1 Temps Bruit Estimation : A.sin(2p.Fin+f)+M + Amplitude

101 Test des Convertisseurs A/N
Régression sinusoïdale Principe : Signal d’entrée sinusoïdal (1.sin(2p.Fin+f)) Estimer le signal sinusoïdal de la forme (A.sin(2p.Fin+f)+M) vu à travers le convertisseur Les paramètres M, A donnent respectivement la valeur du gain et de l’offset du CAN sous test  Précision  Complexité Temps de calcul Peu utilisé

102 Test des Convertisseurs A/N
Test par histogramme Temps PE Amplitude Histogramme CAN OU Paramètres Offset Gain NLD NLI Code i + - PE Amplitude Code i Temps

103 Test des Convertisseurs A/N
Test par histogramme de sortie Code 100 011 010 111 000 110 101 001 Entrée analogique H(i) PE Histogramme nbr d’apparition du code i H(i)= nbr total d’échantillons Temps

104 Test des Convertisseurs A/N
Test par histogramme de sortie Code 100 011 010 111 000 110 101 001 Entrée analogique H(i) PE Histogramme nbr d’apparition du code i H(i)= nbr total d’échantillons Temps

105 Test des Convertisseurs A/N
Test par histogramme de sortie Code H(i) FS Histogramme Entrée Analogique Temps

106 Test des Convertisseurs A/N
Test par histogramme Code de sortie H(i) VT3 FS Histogramme Entrée Analogique 2A Temps

107 Test des Convertisseurs A/N
Test par histogramme Code de sortie H(i) VT3 FS Histogramme Entrée Analogique 2A Temps

108 Test des Convertisseurs A/N
Test par histogramme Code de sortie H(i) VT3 FS Histograme Entrée Analogique 2A Temps

109 Test des Convertisseurs A/N
Test par histogramme Code de sortie H(i) VT3 FS Histogramme Entrée Analogique 2A Temps

110 Test des Convertisseurs A/N
Test par histogramme Principe : Signal d’entrée sinusoïdal ou linéaire (triangle, rampe) Construire l’histogramme expérimental = Fréquence d’apparition des codes de sortie Comparer cet histogramme avec l’histogramme idéal  Précision  Nombre d’échantillons Pas de paramètres Dyna. Application Indus.

111 Test des Convertisseurs A/N
Test par FFT Temps PE Amplitude Spectre µP ou DSP CAN Paramètres SNR , THD, SFDR, IMD ...  Sensible à la Synchro. Pas de paramètres Stat.  Rapide Application Indus.