FLOW short loop validation collage covalent

Présentation au sujet: "FLOW short loop validation collage covalent"— Transcription de la présentation:

1 FLOW short loop validation collage covalent
F Fournel + O Girard, 24/01/2017

2 BESOIN = valider la perf de la diode PIN
Simulation CMOS Environ 20µm P+ et N+ / Si intrinsèque Si intrinsèque Épaisseur std 725µm P+ full sheet Contact métal Al patterné Valider que le collage covalent permet d’avoir une diode PIN Plaque Si intrinsèque avec P+ et N+ environ 20µm collée sur Plaque 725µm Si intrinsèque dopé P+ en FAR + CT et métal Al patterné

3 ARCHItecture du flow 1/2 F2 Environ 20µm B2’ F1 Épaisseur std 725µm B1 Pour faire le collage le plus critique = F1-B2’ la plaque 2 sera collée temporairement par direct bonding sur une poignée Si : voir diapo suivante

4 ARCHItecture du flow 2/2 F3 Plaque 3 725µm Si monitor B3 F2 B2’ Plaque 2 20µm = BEOL 1 metal + passivation + FEOL F1 Plaque 1 = Si HR (intrinsèque) / P+ B1 Plaque 1 = plaque Si intrinsèque 725µm avec une zone P+ Plaque 2 = ce qui reste de la plaque qui simule le CMOS = BEOL 1 métal + FE N+ et P+ Plaque 3 = poignée temporaire pour la plaque 2 par collage direct

5 brique 1 (plaque 2) N+ et P+
start plaque Si HR (intrinsèque) = plaque 2 Dépot SiO2 F2 + marquage laser B2 + désox F2 Photo Marques ASM + gravure Si 120nm + stripping face F2 Nettoyage + Oxydation thermique screen ox 10nm Photo N+ / implant Phosphore 1e16 30keV / stripping Photo P+ / implant Bore 1e15 30keV / stripping Recuit diffusion 1100°C 15’ Désox Dépot SiO2 200nm PECVD + CMP F2 Si HR 725µm B2 dépolie marquée

6 Report par collage direct
Brique 2 (plaque 3 + 2) Report par collage direct Input poignée temporaire Si 725µm = plaque 3 Dépot protection B3 + marquage F3 + mesure ép1 + désox B3 Oxydation thermique plaque 3 => face B3 = barrière pendant démontage plaque 3 Bonding B3 sur F2 SiO2/SiO2 alignement notch Recuit <=400°C, Grinding face B2 + mesure ép2 => ép2 – ép1 = épaisseur plaque2 résiduelle Déconta FAR + CMP => épaisseur totale = 745µm (simulation CMOS = 20µm environ) Split 20 to 100µm possible in same wafer lot (épaisseur totale 745 à 825µm) F3 marquée, face dépolie Si 725µm B3 F2 Si 20µm B2’ polie, rugo < 0,6nm

7 Plaque intrinseque brique N+
Brique 3 (plaque 1) Plaque intrinseque brique N+ Input = plaque Si intrinsèque 200mm = plaque 1 Dépot protection F1 face polie + densification + retournement KOH (?) option Marquage laser B1 + CMP + nettoyage + Oxydation screen ox 10nm Implant P+ / B1 Bore 1e15 30keV Désox face F1 Recuit activation 1100°C 15’ F1 Si HR (intinsèque) 725µm B1 marquée

8 Collage covalent froid
Brique 4 (plaques ) Collage covalent froid Bonding Si-Si F1– B2’ à froid et électriquement actif (à valider) Recuit à froid + depot oxide protection sur B1 / P+ F3 marquée, face dépolie Si 725µm B3 F2 Si 20µm B2’ Si HR (intinsèque) 725µm F1 B1 marquée

9 Brique 5 (plaques 3+2+1 => 2+1) Démontage poignée + contact
Grinding + détourage + grinding + gravure WET Si arrêt / SiO2 thermique (B3) Photo+gravure+stripping contact (oxide thermique + de collage au-dessus des zones N+ et P+) B3 F2 Si 20µm B2’ Si HR (intinsèque) 725µm F1 B1 marquée

10 Métal + passivation FAV
Brique 6 (plaque 2+1) Métal + passivation FAV Dépot Métal Al (PC in situ autorisé si surface ouverte masque contact<30%) Photo + gravure + stripping degage marques Photo + gravure + stripping metal Dépot passivation Photo + gravure + stripping B3 F2 Si 20µm B2’ Si HR (intinsèque) 725µm F1 B1 marquée

11 Brique 7 (plaque 2+1) Contact + Métal FAR
Retournement => étapes sur B1 Désox face B1 (lift off défauts) + Dépot SiO2 isolation Photo+gravure+stripping contact Dépot Métal Al (PC in situ autorisé si surface ouverte masque contact<30%) Photo + gravure + stripping Recuit N2+H2 300°C Retournement: livraison plaque en boite blanche B3 F2 Si 20µm B2’ Si HR (intinsèque) 725µm F1 B1 marquée