General Electronics for Time Projection Chambers: Asic-Adc board

Présentation au sujet: "General Electronics for Time Projection Chambers: Asic-Adc board"— Transcription de la présentation:

1 General Electronics for Time Projection Chambers: Asic-Adc board
Plan: Contexte de GET Architecture et principe de fonctionnement Fonctionnalités d’AsAd AsAd PCB V1.0 Le module AsAd Journées IN2P3 VLSI/PCB/FPGA/IAO-CAO juin 2010 Orsay J. PIBERNAT

2 Contexte de GET 2p TPC Samurai Actar TPC AT TPC
Expériences de physique nucléaire utilisant des cibles actives  Besoin commun en traitement de signaux/données issus de TPC 2p TPC Samurai TPC Actar TPC AT TPC  Développement d’un système « généraliste » 10 à 30 x 1000 voies: + + +  Financement : Journées IN2P3 VLSI/PCB/FPGA/IAO-CAO juin 2010 Orsay J. PIBERNAT

3 Architecture modulaire de GET
Courtoisie F.Druillole/S. CEA-IRFU Journées IN2P3 VLSI/PCB/FPGA/IAO-CAO juin 2010 Orsay J. PIBERNAT

4 Fonctionnalités d’AsAd
AsAd héberge: 4 ASICs AGET  256 canaux de traitement 4 ADC (chip ADS6422) 1 FPGA (ACTEL A3PE1500) pour la gestion: des horloges d’échantillonnage/lecture (Alignement de phases par PLL) du protocole de communication série entre contrôle/commande et périphériques du protocole de communication série entre contrôle/commande et ASICs des processus de test et d’étalonnage des lignes d’inspection de l’identification des cartes 1 générateur d’impulsion pour le test et la calibration des ASICs (DAC AD9707) 1 bloc d’alimentation et de gestion des alertes ( contrôle sur carte de la température, des niveaux de tensions et de la consommation) Journées IN2P3 VLSI/PCB/FPGA/IAO-CAO juin 2010 Orsay J. PIBERNAT

5 AsAd PCB V1.0 Circuit imprimé 210x154 mm, classe 6, 8 couches:
2 couches pour le routage des signaux analogiques 2 couches pour le routage des signaux LVCMOS/LVTTL 3.3V 1 couche pour le routage des signaux LVDS 3 plans (alimentations et masses) Connectique: Samtec série ERM8 pour les signaux d’entrée Multicomp type VHDCI 68 pour la transmission des signaux numériques Molex microD pour l’alimentation de la carte Molex type Firewire pour les lignes d’inspection Journées IN2P3 VLSI/PCB/FPGA/IAO-CAO juin 2010 Orsay J. PIBERNAT

6 Module AsAd Contraintes environnementales sévères:
Champ magnétique (jusqu’à 2T) Gaz à température ambiante ( AsAd Puissance max  10W) Refroidissement par plaque froide et blindage électromagnétique Top 12 mm input IC Liquid output Liquid PCB V2.0: 200m x 154mm (low density detectors) Détecteurs « haute densité » ( voies sur 20 cm²): AsAd PCB V2.0 & connexions par circuits flex AsAd PCB V3.0 (technologie « chip on board ») Journées IN2P3 VLSI/PCB/FPGA/IAO-CAO juin 2010 Orsay J. PIBERNAT

7 Interface TPC/ AsAd Circuits flex/rigides
Adaptation du facteur de forme Protections de l’entrée des ASICs Implémentation d’un étage d’entrée ≠ AGET preamp. (prospective) Utilisation de GET étendue à d’autres systèmes de détection Journées IN2P3 VLSI/PCB/FPGA/IAO-CAO juin 2010 Orsay J. PIBERNAT

8 Conclusion GET : un système modulaire et généraliste autour de AGET
AsAd PCB V1.0 en fabrication (Retour 1ère quinzaine de Juillet) Test fonctionnel sans AGET Juillet/Septembre 2010 Test fonctionnel avec AGET & CoBo réduit fin 2010 Test sous faisceau premier semestre 2011 GANIL) Journées IN2P3 VLSI/PCB/FPGA/IAO-CAO juin 2010 Orsay J. PIBERNAT