3.3 Circuits logiques à mémoire Bascules (latches)

Présentation au sujet: "3.3 Circuits logiques à mémoire Bascules (latches)"— Transcription de la présentation:

1 3.3 Circuits logiques à mémoire 3.3.1 Bascules (latches)
Bascules SR (SR Latch) Mémoire 1-bit S Q Q R Q Q © Béat Hirsbrunner, University of Fribourg, Switzerland, 29 November 2006 nfnfdnfnfn

2 Bascules (Latches) Définition. Dépendant de la valeur de Q, l'état d'une bascule SR est appelé 0 (zéro) ou 1 (un). Propriété. Une bascule SR possède les états suivants: Commentaire 1. Les entrées S et R d'une bascule SR sont normalement à 0. S R Etat 1 2. Si S est mis à 1 alors Q devient 1 (Q reste à 1 si S est de nouveau mis à 0). 0 ou 1 1 3. Si R est mis à 1 alors Q devient 0 (Q reste à 0 si R est de nouveau mis à 0). Q=Q=0 4. Si S et R sont mis à 1 en même temps, puis de nouveau à 0 alors l'état final de la bascule SR est 0 ou 1 !!! nfnfdnfnfn

3 Bascules (Latches) Dans l'état normal S=R=0, une bascule SR se souvient si la dernière fois ce fut S ou R qui a été mis à 1 !!! Càd une bascule SR est une mémoire à 1-bit Remarque: S signifie set et R reset nfnfdnfnfn

4 3.3.1 Bascules (latches) Bascule SR commandée par une horloge
Bascule D commandée par une horloge nfnfdnfnfn

5 Circuits flip-flop nfnfdnfnfn

6 Circuits flip-flop nfnfdnfnfn

7 Registre Fig. 3-28a. Dual D flip-flop. nfnfdnfnfn

8 Registre Fig. 3-28b. Octal flip-flop. nfnfdnfnfn

9 3.3.4 Organisation interne d’une mémoire
Figure Logic diagramm for a 4x3 memory. Each row is one of the four bit words. A read or write operation always reads or writes a complete word. nfnfdnfnfn

10 3.3.4 Organisation interne d’une mémoire
nfnfdnfnfn

11 3.3.5 Caractéristiques des circuits mémoire
nfnfdnfnfn

12 RAM et ROM nfnfdnfnfn