La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Circuits Logiques Programmables Programmable Programmable Logic Logic Device PLD.

Présentations similaires


Présentation au sujet: "Circuits Logiques Programmables Programmable Programmable Logic Logic Device PLD."— Transcription de la présentation:

1 Circuits Logiques Programmables Programmable Programmable Logic Logic Device PLD

2 étapes de réalisation d un système électronique digital Conception Réalisation

3 Réalisation dun système digital ComposantsStandards TTL 74xxx CMOS 40xx,45xx ECL 10xxx - Processeurs -Contrôleurs Composants Logiques Programmables

4 SOLUTION 1 Avantage Très rapide Inconvénient Nest pas souple Circuit encombrant

5 SOLUTION 2 Avantage Souple Inconvénient Circuits relativement Compacts Vitesse de traitement lente

6 SOLUTION 3 Avantage Réduction des coûts du système à réaliser Réduction du volume et du poids Réduction de la puissance consommée Amélioration de la fiabilité Amélioration des performances Protection du secret technologique

7 Les circuits logiques programmables disposent dun certain nombre de broches dentrées et de sorties remplacent lassociation de plusieurs boîtiers logiques

8 PLD PAL GAL EPLD FPGA

9

10 STRUCTURE DE BASE DUN PLD Un ensemble dopérateurs « ET » sur lesquels viennent se connecter les variables dentrée et leurs compléments. Un ensemble dopérateurs « OU » sur lesquels les sorties des opérateurs « ET » sont connectées Une éventuelle structure de sortie (Portes inverseuses, logique 3 états, registres...).

11 Programmable Array Logic Réseau Logique Programmable

12 Les PAL les premiers circuits programmables Ils possèdent des matrices « ET » programmables des matrices « OU » fixes Ils ne sont donc programmables quune fois

13 FusiblesFusibles Les fonctions ET sont programmables

14 Exemple dun OU EXCLUSIF Fusible intact Fusible détruit

15 Structure dun PAL à 4 entrées et 4 sorties

16 Les différents type dentrées/sorties Entrées / Sorties combinatoires Sorties à registres Entrées / Sorties des PAL versatiles (VPAL)

17 Sortie 3 ETATS ( Sortie 3 ETATS ( combinatoires)

18 Sortie à REGISTRE

19 Entrée / Sortie VERSATILE

20 REFERENCE DES PALS (DAPRES AMD). PAL (CE) XX AB YY C ZZ DEF Type de boîtier Vitesse Consommation Nombre de sorties Structure de sortie Nombre dentrées CE pour version CMOS PAL

21 Structure de sortie Lettre(s) Code(s)Structure de sortie LCombinatoire active bas HCombinatoire active haut CCombinatoire complémentaire RRegistre synchrone (D) RARegistre asynchrone XRegistre et OU exclusif VVersatile

22 Remarques Le nombre dentrées varie entre 10 et 22. Le nombre de sorties varie entre 1 et 10. La puissance est indiquée par une lettre code. La vitesse indique le temps de propagation en nS. Les versions versatiles ont une cellule de sortie programmable permettant dobtenir nimporte quel autre type de structure de sortie (L, H, R...). Les versions CMOS (CE) sont effaçables électriquement. Les fusibles sont remplacés par des transistors de type MOS FET. Ce ne sont ni plus ni moins que des « GALs ».

23 Exemple : PAL 16 L 8 H 15 PC Type de boîtier : DIL plastique civile Vitesse : 15 nS Consommation : ½ puissance Nombre de sorties : 8 Structure de sortie : Combinatoire active Bas Nombre dentrées : 16

24 EXEMPLES DE PAL Le PAL 16L8 Le PAL 16R8

25 Le PAL 16L8 10 broches configurables uniquement en entrée 2 broches configurables uniquement en sortie 6 broches configurables en entrée et en sortie 2 broches dalimentation.

26 Le PAL 16L8

27 Lensemble des sorties provient de portes 3 états inverseuses Létat haute impédance peut être commandée par lensemble des entrées Chaque porte de la matrice « OU » possède 7 entrées Chaque porte de la matrice «ET» possède 32 entrées

28

29 Le PAL 16R8 8 broches (n° 2 à 9) configurables uniquement en entrée 1 broche (n° 1) dentrée dhorloge de lensemble des 8 bascules D 1 broche (n° 11) de validation des 8 sorties (output enable) 8 broches (n° 12 à 19) configurables en sortie et pouvant être réinjecter en entrée 2 broches dalimentation (n° 10 et 20).

30 Le PAL 16R8

31 Lensemble des sorties provient de portes 3 états inverseuses provenant elles-mêmes de bascules D Létat haute impédance est commandée par lentrée OE Chaque porte de la matrice « OU » possède 7 entrées Chaque porte de la matrice « ET » possède 32 entrées

32 En résumé les huit sorties de ce circuit proviennent dun registre trois états. La mise en haute impédance de ce dernier est commandée par la broche OE et la mémorisation est activée par les fronts montants de lhorloge CLK

33 Generic Array Logic Réseau Logique Reprogrammable Un GAL est un PAL effaçable électriquement

34 GAL et PAL les fusibles irréversibles des PALs sont remplacés par des transistors MOS FET pouvant êtrerégénérés

35 GAL et PAL les GALs sont constitués de transistor CMOS alors que les PALs classiques sont constitués de transistors bipolaires

36 GAL et PAL La consommation des GALs est donc beaucoup plus faible Un GAL peut émuler nimporte quel PAL. Ces structures de sortie sont donc du type «Versatile » (V).

37 PROTECTION CONTRE LA DUPLICATION Les GAL sont dotés dun bit de sécurité qui peut être activé lors de la programmation empêchant ainsi toute lecture du contenu du circuit. Ce bit est remis à zéro seulement en effaçant complètement le GAL.

38 PROTECTION CONTRE LA DUPLICATION Il est aussi constitué dun ensemble de huit octets, appelé signature électronique, pouvant contenir des informations diverses sur le produit.

39 REFERENCE DES GAL Version Boîtiers Consommation Vitesse (nS) Nombre dentrées Structure de sortie Nombre de sortie GAL GAL XX AB YY ZZ C DEF G

40 REFERENCE DES GAL Version : « », Commerce. - « I », Indus. Structure de sortie Boîtiers : « P », DIP - « J », PLCC Nombre dentrées Consommation : « L », ½ P - « Q », ¼ P

41

42 MACRO CELLULE DE SORTIE (OLMC)

43

44 Remarque En configuration « Registre » et en nutilisant pas létat haut impédance des portes 3 états, il faut relier la broche OE (n°11) à VCC.

45

46

47

48

49 Remarques : La programmation des cellules de sortie est transparente pour lopérateur. Cest le logiciel de développement qui, en fonction de certaines indications (sortie / entrée registre ou combinatoire), effectue la configuration des structures de sortie Pour le GAL 16V8, Les broches 15 et 16 ne peuvent pas être configurées en entrées combinatoires

50 Erasable Programmable Logic Device Circuit Logique reprogrammable de grande capacité

51 Les EPLD Ces circuits ont une capacité en nombre de portes et en possibilités de configuration est supérieure à celle des GAL. Historiquement, les premiers EPLD étaient des GAL effaçables aux U.V. Il existe maintenant des EPLD effaçables électriquement. Les pLSI et ispLSI de LATTICE sont à mi- chemin entre les EPLD et les FPGA.

52 Forecasting Programmable Gate Array Réseau de portes programmables à la demande

53 Lutilisateur réalise les interconnexions

54 Les FPGA Apparus il y a seulement quelques années, les FPGA sont assimilables à des ASIC programmables par lutilisateur. Ce sont de gros ensembles de blocs logiques élémentaires (plusieurs milliers de portes) que lutilisateur peut interconnecter à loisir.


Télécharger ppt "Circuits Logiques Programmables Programmable Programmable Logic Logic Device PLD."

Présentations similaires


Annonces Google