La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

1 Conception et test dun VCO en anneau par des méthodes de test numérique (DFT) et analogique Présenté par : R. Chebli et M.F. Navong Cours ELE6306 TESTS.

Présentations similaires


Présentation au sujet: "1 Conception et test dun VCO en anneau par des méthodes de test numérique (DFT) et analogique Présenté par : R. Chebli et M.F. Navong Cours ELE6306 TESTS."— Transcription de la présentation:

1 1 Conception et test dun VCO en anneau par des méthodes de test numérique (DFT) et analogique Présenté par : R. Chebli et M.F. Navong Cours ELE6306 TESTS DE SYSTÈMES ÉLECTRONIQUES Automne 2004 École Polytechnique de Montréal Département de Génie électrique

2 2 Plan de la présentation I. Introduction II. Circuit sous test Conception du VCO en anneau III. Méthodes de test du VCO en anneau IV. Test et résultats V. Conclusion

3 3 Introduction Un VCO est le module principal utilisé pour créer des horloges avec une plage fréquentielle qui peuvent aller de quelques Hertz à plusieurs Gigahertz Applications : systèmes de télécommunications, les ordinateurs et réseaux dordinateurs, multimédia, biomédicale, et dautres applications analogiques et numériques Son importance nécessite lutilisation dune technique de test fiable et efficace pour la détection des fautes Dans le cadre de ce projet un VCO en anneau est conçu avec une large plage fréquentielle pour une application biomédicale 1

4 4 2 Avantages : faible surface, faible consommation de puissance, moins de complexité et faible coût par rapport aux autres types de VCO Principe de fonctionnement Introduction (Suite)

5 5 CIRCUIT SOUS TEST CONCEPTION DU VCO Ajouter une résistance contrôlable à l'entrée de chaque étage Augmentation du délai Fréquence d'oscillation peut être changée en variant la valeur de la résistance R V 3

6 6 CIRCUIT SOUS TEST (Suite) CONCEPTION DU VCO Résistance contrôlable réalisée avec une porte de transmission Ajout dune capacité contrôlable à l'entrée de chaque étage Capacité réalisée par un transistor NMOS 4

7 7 CIRCUIT SOUS TEST (Suite) CONCEPTION DU VCO Diagramme bloc du VCO est composé de : Cinq étages de cellule de délai (D1 à D5) Buffer Diviseur de fréquence Multiplixeur 5

8 8 6MÉTHODES DE TEST Drain ouvert Grille ouverte Source ouverte Court-circuit grille-source Court-circuit grille-drain Court-circuit drain-source VCO est un circuit analogique Fautes catastrophiques « hard fault » des courts-circuits ou des circuits ouvert peuvent engendrer des comportements complètement différents du fonctionnement normal du VCO Fautes paramétriques « soft fault » fautes dûes à des déviations des paramètres du circuits crées par les variations du processus de fabrication (W,L,R et C)

9 9 7 Méthodes de test dun oscillateur en anneau : Test de courant dalimentation : En mode fonctionnel «Operating Idd Test » En mode non-fonctionnel « Non-operating Idd VCOBIST Méthodes de test numérique (DFT) : Test statique avec VCO reconfigurable Test dynamique avec VCO reconfigurable MÉTHODES DE TEST (Suite)

10 10 8 Test de courant dalimentation en mode fonctionnel «Operating Idd Test » : Comparaison du courant RMS de lalimentation du VCO fautif avec le courant nominal RMS du VCO correct Méthodologie Injection des fautes catastrophiques et laisser osciller le VCO pendant quelques microsec Faute détectée => valeur RMS de courant proche de quelques nano ampères Faute non détectée => valeur proche de la valeur RMS nominale dans un intervalle de tolérance de 20% MÉTHODES DE TEST (Suite)

11 11 9 Test de courant dalimentation en mode non- fonctionnel « Non-operating Idd Test » : Comparaison du courant RMS de repos de lalimentation du VCO fautif avec le courant nominal RMS du VCO correct Méthodologie Injection des fautes catastrophiques, laisser osciller le VCO pendant quelques ns et puis ramener le V ctr du VCO à zéro Faute détectée => valeur RMS de courant proche de quelques microampère Faute non détectée => valeur proche de la valeur RMS nominale (quelques nano ampère) dans un intervalle de tolérance de 20% MÉTHODES DE TEST (Suite)

12 12 10 VCOBIST OSC #2 et OSC #1, avec OSC #2 légèrement plus rapide que OSC #1 Méthodologie BIST mesure le temps entre deux fronts d'horloge successifs Mesure le nombre de cycle doscillation qui se produit avant que les deux signaux se coïncident MÉTHODES DE TEST (Suite)

13 13 11 VCOBIST Diagramme bloc du VCOBIST MÉTHODES DE TEST (Suite)

14 14 12 Méthodes de test numérique (DFT) Principe est basé sur le concept de reconfiguration, qui consiste à modifier le VCO afin de le rendre en une structure numérique pour le mode test VCO se compose de trois parties: (i) létage dentrée de contrôle, (ii) loscillateur en anneau et (iii) le buffer de sortie MÉTHODES DE TEST (Suite)

15 15 13 Méthodes de test numérique (DFT) Méthode propose d'ouvrir la boucle de loscillateur Ajout deux interrupteurs supplémentaires VCO reconfigurable fonctionne comme un oscillateur en anneau à délai contrôlé (Test = 1) ou comme une série d'inverseurs (Test = 0) MÉTHODES DE TEST (Suite)

16 16 MÉTHODES DE TEST (Suite)14 Méthodes de test numérique (DFT) : Test statique avec VCO reconfigurable Test dynamique avec VCO reconfigurable Méthode de test numérique statique Consiste à appliquer un test booléen classique (ou tension statique), qui permet à vérifier la fonctionnalité logique du circuit Avantage :Simple à implémenter et ne nécessite pas déquipement de test sophistiqué

17 17 MÉTHODES DE TEST (Suite)15 Méthode de test numérique dynamique Basé sur l'évaluation de la propagation de délai des chaînes dinverseurs au lieu des tensions statiques Consiste à appliquer un signal carré dissymétrique sur l'entrée des chaînes dinverseurs et à mesurer le temps au niveau bas du signal de sortie t L (OUT) = t H (IN) + (t LH - t HL ) où t LH et le t HL sont les délais de propagation dynamique Intervalle de tolerance 10%

18 18 16TEST ET RESULTATS Test fonctionnel o Caractéristiques transitoires du VCO à la fréquence de 13 Hz et de 407MHz o Fonction de transfert : fréquence de sortie en fonction de la tension de contrôle Fréquence centrale mesuré est de 225 MHz, correspondant à une tension de contrôle de 1.5V

19 19 TEST ET RESULTATS (Suite)17 Test numérique statique Injection des fautes catastrophiques unitaires dans la chaîne de cinq inverseurs Faute court-circuit est modélisée par un résistance de 100 et la faute de circuit ouvert est modélisée par une résistance de 100M. Grille du transistor MOS est modélisée par un interrupteur

20 20 TEST ET RESULTATS (Suite)18 Test numérique statique

21 21 TEST ET RESULTATS (Suite)19 Résultats du test numérique statique Application de deux vecteurs de test en entrée du VCO : 0 et 1 logiques 0 logique correspond à Vss et 1 logique correspond à Vdd DOGOSOGDSGSSDSS M1VNVNVNVVVNNV M2NVNVNVVVNVNN M3NVNNNVNNNNNN M4NVVNNVVVNVVN M5VNNVVNVVVNNN M6VNNNNNNNNNNN M7VNVNVNVVVNNV M8NVNVNVVVNVNN M9VVNNNVNNNNNN M10NVVNNVVVNVVN M11VNNVVNVVVNNN M12VNNNNNNNNNNN M13VNVNVNVVVNNV M14NNNNNVVVNVNN M15VVNNNVNNNNNN Nombre de fautes totales= 85 Nombre de fautes détectées= 56 TC booléen = 66%. V=faute détectée N=fautes non-détectée

22 22 TEST ET RESULTATS (Suite) Résultats du test numérique statique 20 o Faute équivalente : Source ouverte M 8-Drain ouvert M 9 o Faute détectée court-circuit drain-source M 1 o Faute non-détectée du court-circuit drain-source sur le transistor M 9

23 23 TEST ET RESULTATS (Suite)21 Test numérique dynamique Injection dun signal carré dissymétrique de fréquence de 1MHz, avec un niveau haut de 400 ns et un niveau bas 600 ns Mesure du paramètre : Temps au niveau bas t L (OUT) du signal de sortie Décision est prise en comparant la valeur mesurée à la valeur nominale selon un intervalle de tolérance de [-10%,+10%] t L (OUT) = t H (IN) + (t LH - t HL ) = ( ) t L (OUT) = ns

24 24 TEST ET RESULTATS (Suite)22 Résultats du test numérique dynamique Test numérique dynamique permet de détecter quelques fautes qui ne sont pas détectées par le test numérique statique Taux de couverture augmente de TC booléen = 66% à TC dyn = 68% DOGOSOGDSGSSDSS M1VVVVVV M2VVVVVN M3VNVNNN M4VVVVVV M5VNVVVN M6VNVNNN M7VVVVVV M8VVVVVN M9VNVNNN M10VVVVVV M11VNVVVN M12VNVNNN M13VVVVVV M14VVVVVN M15VNVNNN Nombre de fautes totales = 85 Nombre de fautes détectées = 58 TC dyn =68% V= faute détectée N=fautes non-détectée

25 25 23TEST ET RESULTATS (Suite) Résultats du test numérique dynamique Les défauts non-détectés sont des court-circuits drain-source dans les transistors de contrôle du courant o Faute détectée de la grille ouverte sur le transistor M 7 o Faute non-détectée du court-circuit drain-source sur le transistor M 9

26 26 TEST ET RESULTATS (Suite)24 Test de courant dalimentation en mode fonctionnel «Operating Idd Test » Les tests ont été effectué sur le VCO en mode normal sans addition dinterrupteurs comme pour les tests précédents La valeur moyenne du courant nominal a été mesuré à la fréquence centrale de 225 MHz, correspondant à une tension de contrôle de 1.5V

27 27 TEST ET RESULTATS (Suite)25 Résultats du test de courant dalimentation en mode fonctionnel Faute détectée => courant RMS proche de quelques micro ampères Faute non détectée => courant RMS proche de courant nominale dans un intervalle de tolérance de 20% DOGOSOGDSGSSDSS M1VVVVVV M2VVVVVV M3VNVNNN M4VVVVVV M5VNVVVV M6VNVNNN M7VVVVVV M8VVVVVV M9VNVNNN M10VVVVVV M11VNVVVV M12VNVNNN M13VVVVVV M14VVVVVV M15VNVNNN Nombre de fautes totales = 85 Nombre de fautes détectées = 63 TC Idd = 74% V= faute détectée N=fautes non-détectée

28 28 TEST ET RESULTATS (Suite)26 o Faute détectée du court-circuit drain-source sur le transistor M 4 o Faute non-detectée du court-circuit drain-source sur le transistor M 9 Résultats du test de courant dalimentation en mode fonctionnel

29 29 27COMPARAISON DES TROIS METHODES DE TEST Test statique Avantages: simple a implementer Inconvenient: lajout de composants détériore les performances du circuit, augmentation de la surface Test dynamique Avantages: détecte les fautes que le test statique ne détecte pas. Inconvenient: idem test statique, nécessite des mesures plus élaboré. Idd fonctionnel Avantages: aucun ajout de composants, pas daugmentation de la surface Inconvenient: temps de test long

30 30 28CONCLUSION Taux de couverture des trois méthodes de test appliquées au VCO: TC booleen : 66% TC dyn :68% TC Idd : 74% Cout de test faible Réduction des temps de test Mise sur le marché plus rapide Cout de test dune puce = 50% du cout total de production => le choix dune méthode de test fiable et efficace est très important


Télécharger ppt "1 Conception et test dun VCO en anneau par des méthodes de test numérique (DFT) et analogique Présenté par : R. Chebli et M.F. Navong Cours ELE6306 TESTS."

Présentations similaires


Annonces Google