La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

©Pierre Marchand, 2001 24 Objectifs : À la fin de cette unité vous connaîtrez l'architecture du Pentium du point de vue du programmeur. Pour y arriver,

Présentations similaires


Présentation au sujet: "©Pierre Marchand, 2001 24 Objectifs : À la fin de cette unité vous connaîtrez l'architecture du Pentium du point de vue du programmeur. Pour y arriver,"— Transcription de la présentation:

1 ©Pierre Marchand, Objectifs : À la fin de cette unité vous connaîtrez l'architecture du Pentium du point de vue du programmeur. Pour y arriver, vous devrez avoir atteint les objectifs suivants : -énumérer les registres du Pentium accessibles au programmeur. - énumérer les indicateurs usuels et décrire leur rôle. Unité 5a: Architecture du Pentium

2 ©Pierre Marchand, Pourquoi l’assembleur ? •Rapide •Compact •Puissant •Pour mieux comprendre et utiliser : •les langages de haut niveau : -variables globales -variables locales et allocation dynamique -passage de paramètres et variables registres -déboguage Unité 5a: Architecture du Pentium

3 ©Pierre Marchand, Pourquoi l’assembleur ? •Pour mieux comprendre et utiliser : •les compilateurs : -édition de liens -génération de code •La structure interne des processeurs •La virgule flottante •Les interruptions •Pour mieux accéder aux périphériques Unité 5a: Architecture du Pentium

4 ©Pierre Marchand, Pourquoi l’assembleur ? •Universellement utilisé •Indispensable dans la programmation des microcontrôleurs ou des systèmes embarqués •Finalement, parce que c’est amusant!! Unité 5a: Architecture du Pentium

5 ©Pierre Marchand, Inconvénients de l’assembleur ? •Plus long à programmer que les langages de haut niveau •Pas de vérification de types •Pas de structures de contrôle (if, while, etc.) •Dépend du processeur Unité 5a: Architecture du Pentium

6 ©Pierre Marchand, Architecture de von Neumann Unité 5a: Architecture du Pentium

7 ©Pierre Marchand, Architecture de von Neumann Exécution séquentielle des instructions • Chargement (fetch) de l’instruction dans IR • Décodage de l’instruction • Chargement des opérandes s’il y a lieu • Exécution • Écriture du résultat Même avec une horloge de 500 MHz, un tel processeur serait plus lent que les processeurs d’aujourd’hui. Pourquoi ? Unité 5a: Architecture du Pentium

8 ©Pierre Marchand, Architecture de von Neumann •Les registres n’ont que 8 bits •Bus d’adresses de 16 bits -> 64 Ko max de RAM •Même si on mettait tous les registres à 32 bits et des bus de données et d’adresses de 32 bits, on n’aurait pas encore une performance élevée. •Les accès mémoire prennent de l’ordre de 100 ns. Le processeur a un temps de cycle de 2 ns à 500 MHz. •Il faudrait donc ajouter un cache de niveau 1 sur la puce et un cache de niveau 2. •Il manque encore la virgule flottante et la mémoire virtuelle. Unité 5a: Architecture du Pentium

9 ©Pierre Marchand, Architecture de von Neumann •Même en ajoutant des instructions de virgule flottante et la mémoire virtuelle, on n’aurait pas encore une performance comparable à celle des processeurs actuels. •En effet, il n’y a qu’une unité d’exécution. Chaque instruction prend au moins quatre à six cycles : - Chargement de l’instruction - Décodage de l’instruction - Exécution de l’instruction - Écriture du résultat. • Et, le cas échéant, - Chargement d’un ou deux opérandes Unité 5a: Architecture du Pentium

10 ©Pierre Marchand, Architecture de von Neumann Or les processeurs actuels effectuent en moyenne plus d’une instruction par cycle. Comment y parviennent-ils ? Unité 5a: Architecture du Pentium

11 ©Pierre Marchand, Amélioration de la performance Examinons différentes façons d’améliorer la performance d’un proces- seur : 1.Augmenter la vitesse de l’horloge. •Ceci implique généralement la réduction de la géométrie sur la puce pour minimiser les délais de propagation et la consommation de puissance. La technologie en est aujourd’hui à ~ 0,15 microns (µm). Les vitesses d’horloge atteignent présentement ~1000 MHz. Unité 5a: Architecture du Pentium

12 ©Pierre Marchand, Amélioration de la performance 2.Exécuter les différentes instructions de façon combinatoire plutôt que séquentielle. •Multiplicateurs combinatoires, décaleurs à barillet, retenue anticipée. •Viser à ce que la plupart des instructions s’exécutent en 1 cycle d’horloge. 3.Introduire du parallélisme •Pipeline. •Plusieurs unités d’exécution travaillant simultanément : Processeurs superscalaires (plus d’une instruction par cycle d’horloge). •Prédiction de branchements. Unité 5a: Architecture du Pentium

13 ©Pierre Marchand, Amélioration de la performance 4. Minimiser les accès à la mémoire •Mémoire cache pour les données et les instructions sur la puce du processeur lui-même. •Plus grand nombre de registres. 5. Augmenter la bande passante du bus •Les processeurs modernes ont des bus de données de plus en plus larges, ce qui augmente la quantité d’informations (données et instructions) lues lors de chaque accès à la mémoire. Par exemple, le bus de données du Pentium est de 64 bits. Unité 5a: Architecture du Pentium

14 ©Pierre Marchand, Le Pentium II Unité 5a: Architecture du Pentium

15 ©Pierre Marchand, Le Pentium II Le Pentium est un processeur CISC : •Nombre élevé d’instructions •La plupart des instructions peuvent accéder à la mémoire •Instructions de longueur très variable (8 à 108 bits) •Faible nombre de registres (4 registres généraux) •On ne vise pas l’exécution de chaque instruction en 1 cycle Il adopte cependant plusieurs des principes de la technologie RISC : •Pipeline •Multiples unités d’exécution Unité 5a: Architecture du Pentium

16 ©Pierre Marchand, Le Pentium II Unité 5a: Architecture du Pentium

17 ©Pierre Marchand, Registres de base Unité 5a: Architecture du Pentium AHAL BHBL CHCL DHDL Registres généraux SI DI BP SP EAX AX EBX BX ECX CX EDX DX ESI EDI EBP ESP Registres de Segment CS DS SS ES FS GS 150 Registres d'état et de contrôle 31 0 EFLAGS EIP 31 0 Registres fantômes Code Data Stack Extra F G Source index Destination index Base pointer Stack pointer Descriptor FLAGS IP

18 ©Pierre Marchand, Registres généraux Accumulateureax, ax, ah, al Registre de Baseebx, bx, bh, bl Registre de Comptageecx, cx, ch, cl Registre de Donnéesedx, dx, dh, dl Indice source esi,si Indice destinationedi,di Pointeur de baseebp,bp Pointeur de pile (stack)esp, sp Unité 5a: Architecture du Pentium

19 ©Pierre Marchand, Registres de segment Segment codeCS Segment pileSS Segment donnéesDS Segment extraES Segment FFS Segment GGS Autres Compteur ordinal EIP Registre d’état et de contrôleEFlags Unité 5a: Architecture du Pentium

20 ©Pierre Marchand, Registres de virgule flottante Unité 5a: Architecture du Pentium Opcode Registres de données Mantisse Exposant R7 R6 R5 R4 R3 R2 R1 R0 Signe Pointeur d'instruction de FPU Pointeur d'opérande de FPU Registre de contrôle Registre d'état Registre Étiquette

21 ©Pierre Marchand, Registres MMX Il est à noter que ces 8 registres sont physiquement les mêmes que les registres de virgule flottante. Unité 5a: Architecture du Pentium MM7 630 MM6 MM5 MM4 MM3 MM2 MM1 MM0

22 ©Pierre Marchand, Registres SIMD Il est à noter que ces 8 registres sont physiquement les mêmes que les registres de virgule flottante. Unité 5a: Architecture du Pentium XMM XMM6 XMM5 XMM4 XMM3 XMM2 XMM1 XMM0

23 ©Pierre Marchand, Le registre EFLAGS Unité 5a: Architecture du Pentium CF = Carry Flag PF = Parity Flag AF = Auxiliary Carry Flag ZF = Zero Flag SF = Sign Flag TF = Trap Flag IF = Interrupt Enable Flag DF = Direction Flag OF = Overflow Flag IOPL = I/O Privilege Level NT = Nested Task Flag RF = Resume Flag VM = Virtual 386 Mode AC = Alignment Check VIF = Virtual Interrupt Flag VIP = Virtual Interrupt Pending ID = Identification Flag C F P F A F Z F S F T F I F D F O F N T R F IO PL V M A C V I F V I P I D

24 ©Pierre Marchand, Autres registres CR0 à CR4 (mémoire virtuelle) Global Descriptor Table Register GDTR Interrupt Descriptor Table Register IDTR Local Descriptor Table Register LDTR Task Register TR Debug Registers DR0 à DR7 Test Registers TR6 et TR7 Time Stamp Counter TSC Unité 5a: Architecture du Pentium

25 ©Pierre Marchand, Historique •L’histoire de la famille 80x86 d’Intel commence dans les années 70 avec le 8080, un processeur de 8 bits avec un bus d’adresses de 16 bits, qui pouvait adresser un total de 64 Ko. •Vers 1980, le 8086 et le 8088 font leur apparition, ce dernier avec le premier PC d’IBM. Ce sont des processeurs de 16 bits avec un bus d ’adresses de 20 bits, qui avaient une capacité d ’adressage de 1 Mo. Le 8088 diffère du 8086 par la largeur du bus de données externe qui est de 8 bits. Unité 5a: Architecture du Pentium

26 ©Pierre Marchand, Historique •Toutefois, même si le bus d’adresses était de 20 bits, les registres internes d’adresses étaient toujours de 16 bits pour assurer la compatibilité avec le Comment donc accéder au reste de la mémoire? •Toute la complexité des processeurs Intel vient de la solution adoptée à cette époque pour régler ce problème. Unité 5a: Architecture du Pentium

27 ©Pierre Marchand, Historique On décida que l’adresse serait constituée des 16 bits des registres internes ajoutée à 16 fois le contenu d’un de quatre registres appelés registres de segment. Unité 5a: Architecture du Pentium Adresse 20 bits Offset 16 bits Segment Ces quatre registres étaient CS (Code Segment), DS (Data Segment), SS (Stack Segment) et ES (Extra Segment).

28 ©Pierre Marchand, Historique •On remarque que chaque segment a une taille de 64 Ko (offset 16 bits), et que la distance entre chaque segment peut aller de 16 octets à 64 Ko. La capacité totale d ’adressage est : FFFF0 + FFFF = 10FFEF, qui dépasse légèrement 1 Mo (FFFFF). •Le fait son apparition quelques années plus tard avec un bus d’adresses de 24 bits (capacité de 16 Mo). C’est là que les choses se compliquent. Unité 5a: Architecture du Pentium

29 ©Pierre Marchand, Historique •Jusqu’alors, les processeurs fonctionnaient en ce qu’Intel appelle le « mode réel ». Les systèmes d’exploitation utilisés avec ces processeurs étaient mono-tâches et mono-usagers. Les registres de segment contenaient de vraies adresses, et l’utilisateur pouvait accéder sans limite à toutes les ressources du système : les périphériques, les interruptions, etc. •Toutefois, les registres de segment demeuraient de 16 bits. Comment donc accéder aux 16 Mo que permettait le bus d’adresses de 24 bits du 80286? Unité 5a: Architecture du Pentium

30 ©Pierre Marchand, Historique •Pour permettre l’avènement de systèmes d’exploitation plus performants et une plus grande capacité de mémoire, Intel introduisit avec le le « mode protégé ». •Mais comme la plupart des applications roulant sous MS-DOS, qui dominait le marché, étaient incompatibles avec le mode protégé, on continua pendant des années à fonctionner en mode réel avec une capacité de mémoire de 1 Mo. Unité 5a: Architecture du Pentium

31 ©Pierre Marchand, Historique •Le fut donc longtemps considéré comme un 8086 rapide parce que personne ne savait comment utiliser le mode protégé. Pourtant, ce processeur offrait la mémoire virtuelle, des droits d’accès pour la sécurité, des niveaux de privilège d’exécution, etc. •Pendant ce temps, Motorola mettait en marché la famille 68000, qui offrait des registres de 32 bits et, à partir de 1985 avec le 68020, une capacité d ’adressage de 4 Go. Unité 5a: Architecture du Pentium

32 ©Pierre Marchand, Historique •En 1987, Intel met au point le 80386, puis le 80486, ensuite le Pentium, le Pentium II en 1997, le Pentium III en 1999 et finalement le Pentium 4 en Les ordinateurs que nous utilisons pour ce cours sont munis de Pentium III. Unité 5a: Architecture du Pentium

33 ©Pierre Marchand, Historique Sélecteur Index = index dans une table de descripteurs, possibilité de 8 K segments (13 bits). TI = indice de table : 0 = GDT, 1 = LDT RPL = niveau de privilège demandé 0 à 3 Unité 5a: Architecture du Pentium

34 ©Pierre Marchand, Historique Descripteur de segment Base = adresse de départ du segment Limit = taille du segment : 0 à 1 méga-unités G = granularité : unité = 1 octet si G = 0 ou 4 Ko si G = 1 Unité 5a: Architecture du Pentium limit 0-15base base base D P L GDO limit A V L 39 P S = 0 A Type Droits d'accès 56

35 ©Pierre Marchand, Environnement Les ordinateurs de nos laboratoires fonctionnent tous sous Windows Ceci crée des difficultés pour la programmation en assembleur : Les accès aux interruptions logicielles et matérielles (accès au BIOS) ainsi qu’aux entrées/sorties sont interdits sauf si on exécute le programme à partie de la fenêtre DOS. Pour que les programmes fonctionnent normalement sous Windows 2000, il faut utiliser un assembleur 32 bits et effectuer des appels système pour accéder aux fonctions système et aux périphériques. Unité 5a: Architecture du Pentium

36 ©Pierre Marchand, Exemple : En C void main() { short i, j, k; i = 4; j = 6; k = i + j + 5; } Unité 5a: Architecture du Pentium

37 ©Pierre Marchand, Exemple : En assembleur.586; Pentium.model flat, stdcall; mémoire 4 Go, appel de fonctions normal option casemap:none; respecte la casse include \masm32\include\kernel32.inc; librairie pour ExitProcess includelib \masm32\lib\kernel32.lib.data?; variables globales non initialisées idw?; word = 16 bits = short jdw ? kdw ? Unité 5a: Architecture du Pentium

38 ©Pierre Marchand, Exemple : En assembleur.code start:; début du programme principal movax, 4 movi, ax; i = 4 movbx, 6 movj, bx; j = 6 addax, bx addax, 5; i + j + 5 movk, ax; résultat dans k invokeExitProcess, 0; retourner à Windows end start; fin du programme Unité 5a: Architecture du Pentium


Télécharger ppt "©Pierre Marchand, 2001 24 Objectifs : À la fin de cette unité vous connaîtrez l'architecture du Pentium du point de vue du programmeur. Pour y arriver,"

Présentations similaires


Annonces Google