Sommaire LA MEMOIRE VIVE ou RAM (Random Access Memory)

Slides:



Advertisements
Présentations similaires
Structure de base d’un ordinateur
Advertisements

LES MEMOIRES INTRODUCTION UN PEU D ’HISTOIRE LES DIFFERENTES MEMOIRES
Architecture des ordinateurs
La mémoire morte(ROM) Il existe un type de mémoire permettant de stocker des données en l'absence de courant électrique, il s'agit de la ROM (Read Only.
The name of ALLAH C'est quoi un Chipset ?.
TRANSMISSION DES DONNEES INFORMATIQUES
Architecture de machines La mémoire
Architecture de machines La mémoire
ARCHITECTURE DES ORDINATEURS
Les différents types de mémoires.
Définition – Rôle Formes Composants Périphériques internes
Les mémoires :. Mémoriser Enregistrer Conserver Restituer.
LES MEMOIRES.
Ordinateurs, Structure et Applications
GIF-3002 SYSTÈMES MICRO- PROCESSEURS ET INTERFACES
COMPOSANTES INTERNES DE L’UNITE CENTRALE.
Création d'un diaporama sous Open Office
Passer directement au Quiz
EXPOSE SUR LA RAM DE 1995 A MAINTENANT
Structure d’un ordinateur Et ses périphériques
LES MEMOIRES.
Gestion des Périphériques
Un programme Algorithme permettant au processeur de s'alimenter:
Architecture des ordinateurs, Environnement Numérique de Travail
Tutoriel étape par étape. Avoir du temps, il ne faut pas être pressé. Avoir de petits tournevis cruciformes, plats … si possible aimanté, cela rend le.
Architecture et technologie des ordinateurs II
Memoire.
LES MEMOIRES et le décodage d’adresses
Initiation à l'informatique
Les mémoires la préparation de: chaimaa hamdou.
C LIENT ZÉRO MAIS PUISSANCE D ' ADMINISTRATION MAXIMUM L'expression « administration client zéro » est trompeuse. Elle pourrait laisser croire, à tort,
Le schéma fonctionnel d’un ordinateur
1 REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE MINISTERE DE L’ENSEIGNEMENT SUPERIEURE ET DE LA RECHERCHE SCIENTIFIQUE UNIVERSITE ABDELHAMID IBN BADIS.
Chapitre10 Prise en charge des utilisateurs distants Module S41.
Développement d’application avec base de données Semaine 3 : Modifications avec Entité Framework Automne 2015.
ASR5 Système pour architectures multicœurs CSC5001 : Systèmes Hautes Performances Architecte de Services informatiques Répartis Gaël Thomas
1 Initiation aux bases de données et à la programmation événementielle VBA sous ACCESS Cours N° 5 Support de cours rédigé par Bernard COFFIN Université.
UNIX AVANCE Yves PAGNOTTE – Janvier – QUELQUES RAPPELS SUR LES SYSTEMES D’EXPLOITATION 1.
1 Les bases de données Séance 7 Les fonctions avancées : Opérateurs ensemblistes, Sous-requêtes et transactions.
Sommaire LA MEMOIRE MORTE ou ROM (Read Only Memory
Développement d’application avec base de données Semaine 8 : WPF avec Entité Framework Automne 2015.
KMM Tun Lanoë C.Oziol F. Salomon 24 juin  Présentation du projet AGATA  Présentation de la carte Carrier ATCA  Préparation de la fabrication.
La Résistance La Résistance est une propriété d’une substance qui gêne au mouvement de la charge électrique et convertit l’énergie électrique dans d’autres.
SBU DISTRIBUTION DE L’ENERGIE Titre de la présentation en Arial, 45 Panorama des nouveaux produits et des nouvelles fonctionnalités intégrées au logiciel.
1 Initiation à la micro-informatique Le matériel CFPPA d’AUXERRE La Brosse Réalisation : Gilles BERDAL 2005 un clic pour la suite… L’Unité Centrale.
1 Les logiciels en général sont classés en deux familles:  Logiciels de base  Logiciels d’applications (applications) 2.
« Construction de la mixité (garçons/filles et hommes/femmes) dans les projets d’éducation, insertion, prévention, vie civile, animations et loisirs »
Automates Programmables Industriels ( ITEEM 2004 ) I.T.E.E.M de BEAULIEU Enseignante : Mme RECHID CHAPITRE 7 Le Logiciel PL7 Présentation - Ergonomie Les.
1 Les groupements d’échangeurs thermiques, illustration de systèmes énergétiques, introduction aux systèmes complexes. Comprendre.
Introduction à la Programmation Orientée Objet H.GATI.
Zitouni amani et imen Ben Belgacem 1 Projet de fin d’année sur le contrôle d’accès par la technologie RFID Zitouni Amani Ben Belgacem Imen Encadrer par.
1 Initiation aux bases de données et à la programmation événementielle VBA sous ACCESS Cours N° 7 Support de cours rédigé par Bernard COFFIN Université.
Initiation à la micro-informatique Le matériel L’Unité Centrale un clic pour la suite…
Chapitre IV Architecture de VonNeumann. I/ Introduction John VonNeumann est un mathématicien d’origine Hongroise qui a participé au projet Manhattan.
Chapitre 2 Résolution de Programmes Linéaires. La méthode graphique Cette méthode est simple et s’applique à des problèmes de programmation linéaire à.
Modes de Marches et d’Arrêts
CSI 3531 Systèmes d’exploitation Nathalie Japkowicz 1.
Informatique 1A Langage C 6 ème séance 1. Objectifs de la séance 6  Allocation dynamique de mémoire  Application à la création de tableaux 2.
Informatique 2A Langage C 3 ème séance.
Caroline Tremblay Baker. Brève histoire du disque dur Qu’est-ce qu’un disque dur et à quoi cela sert-il ? Qu’elles sont les différentes parties du disque.
 a été réalisé et optimisé pour Microsoft Office PowerPoint L’utilisation d’une version inférieure supprime les effets visuels.  correspond aux.
Chapitre 9 Gestion des maîtres d'opérations
1 UNIX AVANCE Yves PAGNOTTE – Janvier – PROCESSUS ET RESSOURCES.
Systèmes à microprocesseur Les mémoires
CHAftITREI ARCHITECTURE de BASE. Modèle de Von Neumann Langage d’assemblage1 John Von Neumann est à l'origine d'un modèle de machine universelle de traitement.
Le moniteur Le clavier L'unité centrale (l'ordinateur proprement dit) Qui sont des périphériques DEFINITIONS DE BASE.
La technologie des mémoires
Composantes principales des ordinateurs
LES MEMOIRES.
Traitement de TEXTE 2 Stage – Semaine 3.
Transcription de la présentation:

Sommaire LA MEMOIRE VIVE ou RAM (Random Access Memory) RAM (DRAM / SRAM) Mémoire dynamique DRAM Mémoire statique SRAM Les différents formats Son Installation

LA MEMOIRE VIVE – R.A.M. DRAM SRAM La DRAM (dynamique) est utilisée pour la mémoire centrale de l’ordinateur. La SRAM (statique) est plutôt utilisée pour les mémoires cache du processeur. La mémoire vive sert à stocker les données temporaires et à les communiquer au processeur. Dès qu’un programme est lancé, les données nécessaires à son exécution sont transmises du disque dur ou périphériques à la mémoire (via le BUS de données) afin d’être exploitée par le processeur. La mémoire a un rôle tampon entre le disque dur et le processeur.

MEMOIRE VIVE – R.A.M. Est constituée de centaines de milliers de petits condensateurs emmagasinant des charges. Lorsqu’un condensateur est chargé, l’état logique de celui-ci est égal à 1, dans le cas contraire il est égal à 0, chaque condensateur représente un bit de mémoire. Chaque condensateur est accouplé à un transistor qui lit ou écrit la donnée, Les condensateurs se déchargeant (car leur tension diminue), il est nécessaire de les recharger pour éviter les pertes d’informations. Le rafraîchissement de la mémoire est le fait de recharger le condensateur, il s’agit en fait de la relecture et réécriture régulière de chaque bit à l’identique. La mémoire vive est organisée sous forme de lignes et de colonnes, chaque intersection est un bit de mémoire. La croisée de chaque colonne et de chaque ligne forme l’adresse du bit.

MEMOIRE VIVE – R.A.M. Pour une utilisation optimale, le disque dur, le processeur et la RAM doivent être synchrones. De manière générale, plus une mémoire fonctionne dans de hautes fréquences, plus elle est performante. La vitesse très élevée des cycles de lecture/écriture garantit un approvisionnement constant des données à traiter. Elle est synchronisée sur la fréquence du bus processeur FSB (Front Side Bus) En cas de différence entre la fréquence de la RAM et la vitesse du BUS, ils s’adaptent l’un et l’autre à la plus petite valeur. Idem pour 2 modules de mémoires.

Dénomination des temps d’accès MEMOIRE VIVE – R.A.M. Dénomination des temps d’accès CAS delay (column adress stobe) : le temps d’accès à la colonne, entre l’envoi de la demande de lecture et l’arrivée de la donnée. RAS Precharge time (row adress strobe) Le temps entre 2 accès à une ligne ou 2 opérations RAS active time le temps d’accès à une ligne RAS to CAS delay temps d’accès d’une ligne à une colonne Le Timing est calculé en fonction des temps de latence La Latence = temps nécessaire pour réaliser une opération de lecture ou d’écriture. Mesurée en cycle d’horloge. Plus la latence est faible, plus la mémoire est réactive. Les opérations mesurées pour le calcul du timing sont : - le temps d’accès à une donnée ; - le temps d’envoi de la donnée ; - le temps entre ces opérations.

MEMOIRE VIVE – R.A.M. chronogramme de l’écriture

MEMOIRE VIVE – R.A.M. chronogramme de lecture

MEMOIRE VIVE – R.A.M. La mémoire proprement dite Plus souvent représentée sous forme de barrettes, constituées de 3 éléments principaux. La mémoire proprement dite (plusieurs tableaux de bits mémoire) Un buffer entre la mémoire et le bus de données (zone de tampon) Le BUS de données Qui est relié à certains pins (contacts) de la barrette et est en relation avec la carte mère.

MEMOIRE VIVE – R.A.M. Quelle quantité de Mémoire est nécessaire? - La quantité nécessaire pour faire fonctionner correctement une configuration dépend du système d’exploitation installé et du type d’applications utilisées. - Si votre système a besoin de plus de mémoire qu’il n’en dispose, un « swap » (mémoire virtuelle) est créée sur votre disque dur et utilisé en complément. Quels que soient le type et la fréquence, les barrettes auront différentes tailles : 32Mo 64Mo 128Mo 256Mo 512Mo 1Go 2Go 4Go Mo = Méga octets Go = Giga octets

Détection et Correction d’erreurs MEMOIRE VIVE – R.A.M. Détection et Correction d’erreurs - Le bit de parité vaut 1 lorsque la somme des bits de données est impair et 0 dans le cas contraire Permet de s’assurer que les données contenues dans la mémoire sont bien celles que l’on désire. Pour ce faire, chaque octet stocké en mémoire sert à conserver la somme des bits données. Permet de contrôler l’intégrité des données mais ne répare pas les erreurs. Cela est du au fait qu ’elle ne peut déterminer lequel des 8 bits de données est invalide! De plus, si plusieurs bits sont invalides, le circuit de parité ne détecte pas le problème si les données remplissent les conditions de parité impaire ou paire, recherchées parle circuit de parité. La Parité - Par exemple, si un 0 valide devient un 1 invalide et si un 1 valide devient un 0 invalide, les deux bits défectueux s'annulent et le circuit de parité ne détecte rien, de plus les bits de parité occupent une partie de la mémoire la rendant indisponible à toute autre action.

Détection et Correction d’erreurs MEMOIRE VIVE – R.A.M. Détection et Correction d’erreurs Le code de correction d'erreur est la méthode de contrôle de l'intégrité utilisée à l'origine dans les PC et serveurs haut de gamme. La différence importante entre l'ECC et la parité est que l'ECC est capable de détecter et de corriger les erreurs sur 1 bit. Avec l'ECC, la correction d'une erreur sur 1 bit intervient sans que l'utilisateur s'en rende compte. ECC

MEMOIRE VIVE – R.A.M. SIMM DIMM RIMM SO-RIMM (ordinateurs portables) Single Inline Memory Module 30 broches - 8 bits Ou 72 broches – 32bits 1 détrompeur 1 face de puce mémoire sur le circuit imprimé (CI) Elle sont toujours par 2 pour être en accord avec le bus de 64bits DIMM Dual Inine Memory Module 168 broches – 64bits 84 broches sur 2 côtés 2 détrompeurs slot à levier 2 faces de puces mémoires sur le CI RIMM SO-RIMM (ordinateurs portables) Rambus Inline Memory Module 184 broches - 16 bits Utiliséesuniquement sur les pentium 4 de 1ère génération. Les SO-RIMM sont plus petites. Recouvertes d’un film thermique améliorant la dissipation de la chaleur due à leur vitesse de transfert élevée. DRAM PM Dynamic Random Access Memory Page Mode Le + répandu depuis les années 2000. Fonctionne selon le principe des lignes et des colonnes. DRAM FPM Fast Page Mode Technique Pagination - accès aux données d’une même colonne en changeant uniquement la réf. de la ligne Réduction du temps d’accès aux données. Possède sa propre horloge. DRAM EDO Extended Data Out 1995 Disparue pour SDRAM Adresse la colonne suivante pendant la lecture des données d’une colonne. Permet de gagner du temps sur chaque cycle. Possède sa propre horloge – limitée à une fréquence de 66Mhz SDRAM Synchronous DRAM 1997 Synchronisée avec le bus de la carte mère – évite les temps d’attente de la synchronisation d’horloge avec la carte mère. Économise jusqu’à 3 cycles par rapport la RAM EDO Sans horloge propre – 150Mhz maxi de fréquence.

MEMOIRE VIVE – R.A.M. DR -SDRAM DDR - SDRAM DDR2 DDR3 Direct rambus SDRAM Permet de transférer les données sur un bus de 16 bits de largeur à une cadence de 800Mhz Abandonnée car trop chère à produire par rapport à ses performances. DDR - SDRAM Double Data Rate SDRAM Basée sur la technologie SDRAM – elle double le taux de transfert à fréquence égale. Largeur de bus : 2bits La SDRAM utilise les flux montants et descendants des impulsions d’horloge. DDR2 Double Data Rate SDRAM v2 240 broches Largeur de bus : 4bits Double la performance de la DDR en utilisant 2 canaux séparés. 1 canal pour la lecture, 1 pour l’écriture. DDR3 Double Data Rate SDRAM v3 Largeur de bus : 8bits Débit de 10Go/s (bande passante rarement exploitée)

INSTALLATION DES BARRETTES MEMOIRE VIVE – R.A.M. INSTALLATION DES BARRETTES Problèmes Les problèmes d’électricité statique sont fréquemment à l’origine de dommages sur le module mémoire. Plus concrètement votre corps ou vos vêtements dissipent de l’énergie électrostatique et si vous n’êtes pas protégé (avec un bracelet de mise à la terre) des dommages peuvent être causés aux modules mémoires lors de leurs manipulations. L’intérieur du châssis métallique de votre PC est parfaitement adapté, prenez toujours les modules par l’extrémité. La RAM s’installe sur la carte mère, elle s’enfiche sur des slots, le sens d’insertion est donné par l’emplacement du détrompeur. Il faut l’installer sans forcer, on doit entendre un « clac », lorsqu’il y a des leviers sur les côtés des slots, il faut les pousser pour installer la barrette et les refermer après installation. Elle interagit avec le processeur (CPU), la mémoire morte (ROM), et les périphériques, transmettant des données des uns aux autres grâce aux bus auxquels, elle est raccordée.

MEMOIRE VIVE – R.A.M. INSTALLATION DES BARRETTES Représentations graphiques

Auteurs Pascale Gomez Del Junco Gilles LESCOT Cedric Avril AFPA Bègles TAI - mars 2011 – janvier 2012 11/04/2011