Tests d’Irradiation du Circuit Omegapix2 Olivier Le Dortz, LPNHE Paris PPS Weekly Meeting 3 avril

Cahier des Charges Plusieurs circuits Omegapix2 2D (Tier numérique) et 3D ( Tiers analogique + numérique) ont été testés avec succès; les tests en labo se poursuivent en se concentrant sur le tier analogique Intérêt d’irradier un (ou qques) circuits pour évaluer La robustesse du circuit La dégradation des courants de fuite, notamment, de la capacité des cellules de pipeline à conserver leur données avant relecture (qques ms en test labo) Conditions du test Alimenter le circuit durant l’irradiation 1.5 V numérique V analogique ( mise en commun possible ? ) Monitoring en ligne des fonctionnalités numériques: Shift Registers de configuration Signaux L1 => 34 I/O à contrôler, 40 MHz maximum Doses Flux constant Protons p.cm 2 => p.cm 2 ?? O. Le Dortz PPS Meeting 03/04/2014

Site d’irradiation au CERN O. Le Dortz PPS Meeting 03/04/2014 NavetteTable Plusieurs mètres entre l’élément irradié et une instrumentation de contrôle « Radsoft » Pas simple d’installer un PC + connexion USB ( par contre, connexion Ethernet possible)

Carte de test labo actuel (et plan initial) O. Le Dortz PPS Meeting 03/04/2014 USB vers PC FPGA Connecteur Carte à Carte => Carte irradiée Support ASIC (laissé vide) USB = dmax ~2 / 3 mètres Carte peu adaptée pour du monitoring en ligne. Le plan initial étant de brancher, après irradiation, la carte hébergeant l’ASIC irradiée via le connecteur carte à carte

Projet proposé O. Le Dortz PPS Meeting 03/04/2014 Carte Pilote à définir FPGA+Interface Câble à définir qques mètres ~34 I/O + Alim ETHERNET ~10 m PC de monitoring Salle d’irradiationExtérieur FaisceauZone « tiède » ASICLogique I/O Carte Irradiée à fabriquer

Carte Pilote : pistes envisagées Kits FPGA + Ethernet O. Le Dortz PPS Meeting 03/04/2014 ALTERA Cyclone III ( 1200$ ) ETH 10/100/1000 Utilisé au labo (LSST) Solutions FW/SW dispo I/O HSMC TERASIC DE2-115 Cyclone IV( 300$ ) ETH 10/100/1000 Solutions FW/SW à développer I/O HSMC ou HE10 Solutions également sur Xilinx mais expérience plus importante sur Altera

Carte Pilote: autres pistes O. Le Dortz PPS Meeting 03/04/2014 Solutions commerciales clé en main Solutions peu onéreuses dispo mais => Nécessite une carte « fille » (ou mère) FPGA pour gérer les signaux Omegapix2 DIY Solutions à base d'Ethernet possible au labo: FPGA Altera (Cyclone III ou V) + core GEDEK (TCP/UDP sans RAM) => Temps de développement plus long + fabrication

Câbles Carte Pilote  Carte Irradiée 40aine de paires différentielles Qques mètres Robustesse + Flexibilité ( navette mobile ) O. Le Dortz PPS Meeting 03/04/ paires diff / câble  Gb/s  Mais câble 1 ou 2 m Câble trop rigide et couteux connecteur fragile ? Le bon vieux câble Plat / paires torsadées

Carte Irradiée O. Le Dortz PPS Meeting 03/04/2014 ASIC Composants Radsoft Régulateurs: 3.3V + 1.5V LVDS Rx translators Alimentation 5V qques 100mA ~40 diff I/O (LVDS)