8Gsps Track & Hold CMOS 65nm Projet « ALMA Track & Hold » Journées VLSI / PCB / FPGA / IAO-CAO 22-24 juin 2010 Orsay Hellmuth Patrick.

Slides:



Advertisements
Présentations similaires
11ème Rencontre des Electroniciens de Midi-Pyrénées
Advertisements

CEA DSM Irfu LP – TPC: MicroMegas Panels 02/04/2008Franck SENÉE Réunion électronique AFTER1 D. Attié, D. Calvet, P. Colas, C. Coquelet, X. Coppolani, E.
Les Amplificateurs de Puissance Radiofréquences et Micro-ondes : Applications dans le Cadre des Projets Européens MOBILIS et UpperMOS et du Projet RNRT.
GT5 « Dispositifs et composants en champ proche »
Bintec W1002n.
Ecole IN2P3 des Accélérateurs
F C-P PH/TA1-SD 27/02/2004 LABORATOIRE DE BONDING PRINCIPALES ACTIVITES DE LANNEE ) CMS ~60% 1Début de la production des hybrides. Elaboration denviron.
NA62 thermal mockups tests Test depot parylene – Run du 19 juillet au CMi 5 um – Si Test Couper en plusieurs chips Depot sur face non polie (1.
H MATHEZ Workshop MICRHAU 4 mai WORKSHOP MICRHAU 4 Mai 2009 FRONT–END Préamplificateurs et Shapers.
Un récepteur RDS sur une seule puce
Merci.
Nouvelle Topologie de Filtre Récursif Différentiel Passe-Bande sur Silicium Accordable Autour de 2 GHz S. DARFEUILLE1, B. BARELAUD1, L. BILLONNET1, B.
Circuits intégrés Zoom sur le cœur des circuits intégrés…
DET ● Sommaire Mesure linéarité DC Comparaison des power mètres Mesure Cs-Rs Mesure Iobs Prospection Modulation de faisceau 1.
InterDIF pour Microroc Cyril, juillet2010Interdif pour ASU microroc1 + 2 signaux analogiques vers l’ADC Info Guillaume: parmi les 40 signaux, 8 sont en.
INTRODUCTION.
Intégrité du signal Sonde à connecter E2678A. E2678A Accessoire à connecter Sonde à connecter sur point de test PCB fine pitch ou sur résistances à souder.
Plan de développement KM3NET1 Banc de caractérisation des modules optiques de KM3NET.
Test.
Software Defined Radio
LA BALANCE DES PAIEMENTS ET LA POSITION EXTÉRIEURE DE LA FRANCE
Problématique « utilisation » Fonctionnalités Performance Consommation Fiabilité Prix du produit Sept ,000.
A New Passive UHF RFID Tag Antenna
1 Monétiser son blog ou son site Internet en respectant ses visiteurs AdInlive, votre moteur de multidiffusion vous propose :
Etude théorique, numérique et expérimentale d’un klystron 12 GHz haut rendement Journées Accélérateurs de Roscoff | Mollard Antoine
Chaîne d'électronique intégrée de lecture à très bas bruit du diffuseur de la caméra Compton en Hadronthérapie Mokrane DAHOUMANE Journées VLSI - FPGA -
QUELLES TECHNOLOGIES POUR NOS EXPÉRIENCES P. Pangaud – R. Fei - CPPM Remerciements à Samuel Manen Journées VLSI - FPGA - PCB de l'IN2P juin 2012.
Un nouveau produit Profiler. Profino Filtre-amplificateur Programmable Multi-canaux Développé pour la réception des canaux numériques TNT et analogiques.
H.MATHEZ– LAL – Sept , 2010 R et D 130 nm IBM H.MATHEZ, Pole MICRHAU.
Quinzaine et journée de la Petite enfance en Pays Foyen Alsh de Pellegrue.
Développements autour de l’ ATCA et ROD pour le SLHC au LAPP A.Bazan, F. Bellachia, S. Cap, N. Dumont Dayot, L. Fournier, N. Letendre, G. Perrot P. Iengo,
Table ronde Retour expérience sur Routage de gros boîtiers FPGA Olivier Duarte & Sébastien Cap 12/06/2014Journées VLSI - FPGA - PCB de l'IN2P31.
Développements ATCA au LAPP Journées VLSI - FPGA - PCB de l'IN2P3 11/06/2014 Nicolas LETENDRE 11/06/2014Journées VLSI - FPGA - PCB1.
J. Bonnard– VLSI Orsay– June 22-24, 2010 Voie de lecture pour calorimètre électromagnétique Samuel Manen, Laurent Royer, Jonathan Bonnard, Pascal.
G. Bosson, J-L. Bouly, O. Bourrion, N. Ponchant, J-P. Richer, J-P. Scordilis.
Réunion DCIE-DiR - Assistance utilisateurs sur WAMA et RNT 3 juin 2015.
Nouvelle électronique pour le calorimètre à Argon Liquide d’ATLAS 05/06/2012 Electronique Calorimètre ATLAS-Journée VLSI-IN2P Nicolas Dumont Dayot.
PIXSIC : détecteur silicium pixelisé pour application intracérébrale Jean-Claude Clémens, Denis Fougeron, Michel Jevaud, Julia Maerk, Mohsine Menouni 5-7.
Chaine d’acquisition du Calorimètre LArg ATLAS Nicolas Dumont Dayot pour le groupe ATLAS-LAPP 11/06/2014Acquisition ATLAS LArg-VLSI
LECTURE DES SPECIFICATIONS
Journées IN2P3, juin 2012 Cartes électroniques des détecteurs Micromegas Cyril Drancourt.
Nicolas LETENDRE – LAPP Annecy Journées VLSI - PCB - FPGA – IAOCAO Jeudi 24 Juin 2010.
Promotion de la formation professionnelle Promotion des métiers Promotion de places d‘apprentissage Critères pour demandes de subventions / Manuel.
L.LETERRIER – SCATS Sixteen Channel Absolute Time Stamper Journées VLSI PCB FPGA IAOCAO IN2P3 C. Beigbeder 1, D. Breton 1, S.
Journées VLSI 2010 Activité PCB IPNL VLSI 2010 W. TROMEUR.
Cliquez pour modifier le style du titre 1 Développements effectués en technologie IBM 130nm dans le cadre du chip FEI4 Patrick Breugnon, Denis Fougeron,
Yixian Guo - Journées VLSI-PCB-FPGA-IAOCAO IN2P Circuit de Lecture de Photodiode pour Calibration Photométrique  Hervé Lebbolo  Yixian Guo.
Julien GIRAUD - Denis GRONDIN -
Julie Prast, DHCAL Meeting, 6 mai 2008 Statut de la carte DIF Sébastien Cap, Guillaume Vouters Julie Prast.
Modèle de présentation projets/thèses Spécialité TitreDate Nom Titre Nom.
Résultats de test des circuits en technologie 3D pour l’Upgrade de ATLAS M. Barbero b, B. Chantepie a, P. Breugnon a, J.C. Clémens a, R. Fei a, D. Fougeron.
1 17/06/2011 FATALICs : circuits de lecture pour l’électronique front end du TileCal de s-Atlas en IBM 130 nm Journée.
Journées VLSI / PCB / FPGA / Outils juin LAL Orsay Développements microélectroniques au CPPM De la Physique des Particules à la Valorisation.
Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.
Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P LAL Semaine 25 R&D pour sATLAS Gerard Bohner, Jaques Lecoq, Samuel Manen, Xay Soumpholphakdy.
Electrostar Product line up
Les développements pour upgrades LHC
HV/HR CMOS : Démonstrateur en technologie LFOUNDRY de l’expérience ATLAS Patrick Pangaud, Stéphanie Godiot, Jian Liu CPPM/Aix-Marseille Université Tomasz.
Développements Techniques sur EASIER Hervé LebboloÉlectronique EASIERBiennale du LPNHE septembre Mécanique : P. Repain Électronique : J. David,
Test.
Test.
test
Réalisé par Scandinova Type modulateur: K2-2 Coût d’environ 1 M€
Nom Fonction JuiceMagIC
CONCLUSIONS ET PERSPECTIVES (Session Ouverte).
TEST.
General Electronics for Time Projection Chambers: Asic-Adc board
R&D SLHC-CPPM 28 juin 2006 A.Rozanov
Source RF de ThomX Linac.
Test test.
Transcription de la présentation:

8Gsps Track & Hold CMOS 65nm Projet « ALMA Track & Hold » Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick

2 Contexte « ALMA TRACK & HOLD »

3 Technologie CMOS 65nm ST :  7 niveaux de métallisation  2 process disponibles : LP (Low Power : single IO oxyde + single core oxyde dual vt) LPGP (Low Power General Purpose : single IO oxyde + dual core oxyde dual vt)  options RF : capa MIM… Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick

4 Principe

5 Ampli d’entrée Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick

6 Ampli d’entrée Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick

7 Ampli d’horloge Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick

8 Ampli d’horloge Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick

9 Track & Hold Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick

10 Track & Hold Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick Axe de symétrie

11 Track & Hold Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick

12 Buffer de sortie Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick

13 Buffer de sortie Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick

14 Le circuit Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick  28 pads dont 7 RF  Dimension : 1mm x 1mm

15 Module de tests Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick  Chip on board  2 versions : entrée RF / sortie RF avec bonding (connecteurs SMA) entrée RF / sortie RF sans bonding (tests sous pointes)

16 Tests sous pointes Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick Plateforme NANOCOM de l’IMS

17 Spécifications Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick Résultats des tests sous pointes :  Alimentation : 1.2V  Consommation : 180mW  Bande : >8GHz  Temps de maintien : 40 à 50ps  VSWR entrée <2 jusqu’à 13GHz  VSWR sortie <2 jusqu’à 10GHz  Point de : -10dBm 2 ème campagne de tests sous pointes en juillet 2010

18 Journées VLSI / PCB / FPGA / IAO-CAO juin 2010 Orsay Hellmuth Patrick MERCI DE VOTRE ATTENTION