1 17/06/2011 FATALICs : circuits de lecture pour l’électronique front end du TileCal de s-Atlas en IBM 130 nm Journée VLSI 2012

Sommaire 2 17/06/2011 Contexte de développement Les circuits FATALIC Building blocks Résultats de tests Conclusion et perspective

Le calorimètre à tuile d’ATLAS 3 17/06/2011

Specifications de l’électronique front end 4 17/06/2011 Gamme dynamique totale importante : signaux de PM entre 24 fC (1,25 µA) et 1200 pC (62,5 mA) Linéarité visée de ~1 ‰ sur toute la gamme dynamique (l’expérience requiert 2 % pour toute la chaine) Mise en forme du signal via un étage de shaper Fonction intégrateur pour la calibration Numérisation du signal sur 10 bits Technologie IBM 130 nm

La solution FATALIC 5 17/06/2011

ASICs soumis 6 17/06/2011 FATALIC1 (juin ‘10) : Convoyeur de Courant integrant 3 gains FATALIC2 (décembre ‘10) : Injecteur + Convoyeur de courant + amplificateur pour l’étage de shaping FATALIC3 (novembre ‘11) : Injecteur + Convoyeur de courant + amplificateur pour l’étage de shaping + capacité et résistance pour le shaping ( 40 ns de peeking time)

Building Block (1) 7 17/06/2011 Convoyeur de courant  Un étage d’entrée de type super grille commune : très faible impédance d’entrée  Double recopie de courant pour sortir en différentiel  Un étage miroir afin de supprimer le mode commun

Building Block (2) 8 17/06/2011 Amplificateur différentiel sans compensation de mode commun Etage d’entrée autopolarisé Etage intermédiaire permettant d’attaquer les transistors P du dernier étage Etage de sortie rail to rail

Building Block (3) 9 17/06/2011 Amplificateur différentiel sans compensation de mode commun Gain en boucle ouverte : Marge de phase : 48° Produit gain bande : 260 MHz Capable de fournir 1 V rms sur 40 pF Bruit : 60 µV rms Consommation 6,8 mW

Résultat de simulation 10 17/06/2011 Erreur de linéarité pour les plus petits signaux Erreur max. 500µ V (pour 1 V), (100 µV peut être atteint avec une mise en forme plus lente.) Erreur en µV Charge en C

Résultat de simulation 11 17/06/2011 Erreur de linéarité pour les signaux intermédiaires Erreur maximum de 600 µV Erreur en µV Charge en C

Résultat de simulation 12 17/06/2011 Erreur de linéarité pour les plus grands signaux Erreur maximum de 6 mV Charge en C Erreur en µV

Caractérisation FATALIC /06/2011 FATALC 1 et 2 : problème d’offset FATALIC 2 : problème d’oscillation  FATALIC 3 : correction du layout afin de minimiser l’offset Intégration des condensateurs et des résistances pour supprimer les oscillations

Caractérisation FATALIC3 (suite) 14 17/06/2011 Erreur de linéarité comprise entre -0,4 % et 0,5 %, sauf pour les signaux les plus fort ou elle monte jusqu’à 3% L’erreur mesurée est au dessus de l’erreur simulée, il est probable que la différence provienne de la linéarité des signaux d’entrée associé à l’injecteur. Gain 64Gain 8Gain 1

Conclusions et perspectives 15 17/06/2011 Les circuits FATALIC1 et 2 ont permis de valider la chaine de lecture proposée Une amélioration des conditions de caractérisation est en cours de développement, elle devrait permettre d’améliorer la linéarité mesurée Des tests sur un ladder sont prévus au CERN cet été Le développement se concentre à présent sur le bloc suivant : un CAN Me/s, soumission prévue pour le 6 aout