COLLABORATION CALICE Electronique Very front end pour le E-CAL Service Electronique, LAL, OrsayMardi 28 Mai 2002.

Slides:

Advertisements

Présentations similaires

Plan de développement Définition tensions alimentation et puissance associées Alimentation analogique & Alimentation numérique Définition connecteur mezzanine.

Advertisements

H MATHEZ Workshop MICRHAU 4 mai WORKSHOP MICRHAU 4 Mai 2009 FRONT–END Préamplificateurs et Shapers.

Phase II: Prospective Tuile Lyon, 19 septembre 2014 François Vazeille ●Le point sur les R&D en cours au LPC ●Personnels et budgets ●Conclusion et prospective.

1 CALICE IN2P3 – Revue annuelle Un pion de 80 GeV.

Réunion LBNO-WA105 du 21/03/2014. Haute tension Solution actuelle (prototype LAGUNA) – Haute tension positive sur anode – Cathode à 0V – 1 câble unique.

Journées collectives Projets/Labos/Dir-IN2P3 PHENIX F. Fleuret, LLR 05/07/20071 Journées Projets/Labos/Dir-IN2P3 PHENIX.

GPA667 CONCEPTION ET SIMULATION DE CIRCUITS ÉLECTRONIQUES Rev. 22/09/2013 C.I. LIN.-NUM. 1 RÉGULATEURS LINÉAIRES.

Station prototype Rappel de l’architecture retenue État des lieux

Phase II: Prospective Tile LPNHE, 14 octobre 2013 François Vazeille ●Le point sur les 4 R&D en cours au LPC ●Conclusion et prospective Réunion importante.

ASPIC Front-end CCD Readout Circuit For LSST camera

Activites upgrade Calorimetre à Tuiles

RAIL DINRAIL DINRAIL DINRAIL DINRAIL DINRAIL DINRAIL DINRAIL DINRAIL DINRAIL DINRAIL DINRAIL DIN CARTE AUL 48V Power Input Chain AU Input 2 Input 3 Aux.

Chaîne d'électronique intégrée de lecture à très bas bruit du diffuseur de la caméra Compton en Hadronthérapie Mokrane DAHOUMANE Journées VLSI - FPGA -

H.MATHEZ– LAL – Sept , 2010 R et D 130 nm IBM H.MATHEZ, Pole MICRHAU.

P. Baron CEA IRFU/SEDI/LDEFJournées VLSI / PCB / FPGA / Outils; Juin 2010; LAL ORSAY. 1 Le circuit AGET pour la lecture des TPCs P. Baron, E. Delagnes.

Y. Zoccarato – Journée d’étude sur les détecteurs diamant– 9 Juin 2015 Moniteur ultra-rapide pour étiquetage temporal en hadronthérapie L. Caponetto, X.

J. Bonnard– VLSI Orsay– June 22-24, 2010 Voie de lecture pour calorimètre électromagnétique Samuel Manen, Laurent Royer, Jonathan Bonnard, Pascal.

R&D sur l’ASIC de la carte 3en1  Rappels essentiels  Cahiers des charges  Exemples d’ADC  Travaux et collaboration(s) envisageable(s)?  Planning,

Zoccarato Yannick. Journées VLSI – FPGA – PCB de l’IN2P3, CPPM le 11/06/ PLAN 1 – Introduction 1-1 l’hadronthérapie 1-2 L’imagerie compton 2 – le.

1 17/06/2011 FATALICs : circuits de lecture pour l’électronique front end du TileCal de s-Atlas en IBM 130 nm Journée.

Réunion de service 28/02/2012. L1 L2 Détection Action Contrôle  Mesure en permanence la différence de longueur des deux bras (d=L1-L2)  précision de.

Xay Soumpholphakdy – Journées VLSI-PCB-FPGA-IAOCAO -IN2P LAL Semaine 25 R&D pour sATLAS Gerard Bohner, Jaques Lecoq, Samuel Manen, Xay Soumpholphakdy.

Electronics status (ASPIC & CABAC) P. Antilogus, P. Bailly, P. Barrillon, S. Baumont, M. Dhellot, J. Jeglot, C. Juramy-Gilles, H. Lebbolo, D. Martin, M.

Imotep : un circuit intégré pour l’imagerie TEP du petit animal V. BEKAERT, N. CHEVILLON, X. FANG, C. FUCHS, J. SAHR, R. SEFRI, J. WURTZ, D. BRASSE.

SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.

Réunion LAL / LLR / LPSC – ILC SLAB ECAL – 6 décembre SPÉCIFICATIONS TECHNIQUES & ORGANISATION PRÉVISIONNELLES Réalisation des SLAB Groupe de réflexion.

Développements Techniques sur EASIER Hervé LebboloÉlectronique EASIERBiennale du LPNHE septembre Mécanique : P. Repain Électronique : J. David,

JRA3-EUDET France Ecal & DHcal C.Clerc LLR- Ecole polytechnique.

AsAd for GET front-end Caractéristiques et prospective Sommaire: - Qu’est ce que GET? - Description d’AGET - Fonctionnalités d’AsAd - Status et prospective.

1 Nombre total de canaux: 1698 x 768 x 2 = 2,6 M ElémentCouche 5Couche 6 Rayons37,8 - 38,4 cm42, cm Surfaces2.2 m m 2 Nombre d’échelles3438.

SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.

Shiming.DENG – LAL – Juin , 2010 Circuit de lecture pour Hodoscopes Shiming DENG.

L’Electronique Back-End du Détecteur SciFi

Activités techniques DAMIC Dark Matter In CCD

Réunion carte(s) HVPA+ interface

Présentation du Service Electronique et Instrumentation Olivier LE DORTZ Biennale 2016 du LPNHE, Tirrenia 4 Octobre 2016.

Découverte du matériel Arduino Uno

Etude du signal de la calibration de l'électronique

Point sur l’avancement des travaux

LE MULTIPLEXAGE.

Circuits Omegapix2 (2D et 3D)

Physical principle Ultrapurification Single pixel detector Electronics

Assistant Ingénieur en Électronique

S.P.I BUS série synchrone à grande vitesse Cliquez ici pour avancer

Le calorimètre électromagnétique de l’expérience PANDA

EDR disk - Agenda Introduction

Evaluation de l'UE TICE 1 TRANSMISSION DES DONNEES INFORMATIQUES SABATIER Fabienne 1ère année de sciences du langage/sciences de l’éducation.

Plan du cours Introduction : création de circuits

Recommandations du CEA pour le design de la puce JuiceMagIC.

Électronique FE associée aux détecteurs semi-con

Programme des actions à mener dans l’option du Démonstrateur

Résumé des tests des circuits FATALIC 1 et 2 menés au LPC

Quoi de neuf en Microélectronique au DAPNIA ?

STEREO Objectifs de recherche Equipe Faits marquants

Circuit de lecture pour Hodoscopes

Evaluation de l'UE TICE 1 TRANSMISSION DES DONNEES INFORMATIQUES SABATIER Fabienne 1ère année de sciences du langage/sciences de l’éducation.

Développement et test de l’ASPIC

General Electronics for Time Projection Chambers: Asic-Adc board

Les upgrades LHC au pole MicRhAu Nicolas Pillet pour le pole MICRHAU

S.P.I BUS série synchrone à grande vitesse Cliquez ici pour avancer

Développements techniques GRAND-proto

Activités Farès Djama (ATLAS)

1 PROJET D’INFORMATIQUE les composants de l'ordinateur Gammoudi Rayéne 7 B 2.

Statut des développements à base de détecteurs semiconducteurs à l’IRFU/CEA Détecteurs Semiconducteurs IN2P3-IRFU Réunion du 21 octobre 2014 Aline Meuris.

Introduction au routage de PCB

SMART HOUSE R éalisé par : CHERIF Atef LAABIDI Amal Jury : M. ERRACHDI Ayachi M. TRIGUI Anis M.ABDELLAOUI Mehrez Mme. SAIDI Nabiha 1.

Cryogénie Equipement commandé adaptations en cours Raccords N2L

Notice Clair et concis valent mieux que fouillis et détaillé

H Scholasch 1 N-1 Fonctionnalités des Instruments Intelligents.

CHAPITRE VI : AMPLIFICATEUR OPERATIONNEL Electronique Analogique A. Aouaj.

Transcription de la présentation:

COLLABORATION CALICE Electronique Very front end pour le E-CAL Service Electronique, LAL, OrsayMardi 28 Mai 2002

Plan Calendrier Quelles modifications pour le chip FLC_PHY1 ? Le premier PCB pour le prototype physique Conclusion Etude du Chip Opera HPD

Calendrier Deux axes de travail : Very front end chip PCB du proto physique Premier PCB : 3 wafers actifs Dimensions mécaniques dessin des masques du PCB Travail sur les connecteurs Travail sur les E/S Passage en différentiel Routage du numérique Ou en est on ? Test du chip opera Simulation du chip FLC_PHY1 Layout du chip FLC_PHY1 Test du nouveau preampli Caract. du nouveau transistor

On chip Amp Vdc = -200V OPA DC block Detector Charge preampshaperTrack & hold Rappel Le chip opera HPD

non-linéarité < 1.5% 3V de gamme dynamique Qmax = 430 fC (68 MIP) Mesure Bruit < 1000 Electrons (0.16 fC ou ns peaking time

Le chip FLC_PHY1 Modifications a apporter OPERA HPD (mesure)FLC_PHY1 (simu) 18 inputs/18 outputs/ 1 MUX output 16 inputs/1 MUX output/2 test channels 4.2 pC max input charge (650 MIP) 430fC max input charge (68 MIP) 2.8V dynamic range below 1% non-linearity 3V dynamic range about 1.5% non-linearity

brochage du FLC_PHY1 Entrées Sorties sortie MUX Boîtier : Céramique TQFP pour le proto (environ 50 Eu / boitier contre 1100 Eu pour un Plastique) 64 pins Le chip FLC_PHY1

simulation du FLC_PHY1 Analyse temporelle Peaking time : 180 ns Non linéarité < 1% pour 650MIP (4.3pC) Le chip FLC_PHY1

Design global Wafer 2 Wafer 3 Faux wafer Faux wafer VFE Wafer 1 370mm 62mm 31mm 3 wafers actifs 36 cellules / wafer 3x36=108 canaux 108/18= 6 chips FLC_PHY1 PCB 10 couches Capacité de calibrage intégrées Le premier PCB du prototype physique

diode PIN 1 wafer 62mm circuit Diode Diode bias Sig. readout 10mm Empreinte diode Feuille Aluminium PCB Wafers La feuille d ’aluminium sert de plan de masse Le premier PCB du prototype physique

Calibrage Polarisation (-200V) Diode Déclenchement Calibrage Chip VFE I calib LR C injection 6 circuits de calibrage opérant sur 18 diodes chacun Le premier PCB du prototype physique

Calibrage Empreinte diode Via Couche sup. Couche 2 Vers couche signal PCB 10 couches Couche 2 Calibrage Capacité d ’injection Le premier PCB du prototype physique

Entrée / sortie Entrée Déclenchement du calibrage (numérique) Horloge de multiplexage (numérique) reset du registre a décalage (numérique) Entrée du registre a décalage (numérique) Tension de calibrage (analogique) 6 timing de calibrage (numérique) Sortie 6 sorties analogiques multiplexée Le premier PCB du prototype physique

Conclusion Que faire maintenant ? Finir le PCB Lancer la fabrication du PCB Documenter la conception de la carte Câblage de la carte Test des fonctions électroniques Avant l ’été A la rentrée