Circuits Omegapix2 (2D et 3D) Olivier Le Dortz, LPNHE Paris PPS Weekly Meeting 11 Février 2014

Réunion LAL/LPNHE/Omega Réunion le 24 janvier au LAL: Abdenour Lounis, Olivier Le Dortz, Christophe de la Taille, Damien Thienpont, Maurice Cohen-Solal, Christophe Sylvia Confrontation des résultats sur puce Omegapix2 digital Réception des puces 3D: Tier Analog + Tier Digital pin compatible avec le circuit digital déjà testé => testable directement sur le banc actuel Planning de tests O. Le Dortz PPS Meeting 11/02/2014

O. Le Dortz PPS Meeting 11/02/2014 Circuit Omegapix2 3d Technologie 3D Global Foundries 130nm Matrice de 96x24 pixels ( 2304 au total ) Convention de numérotation O. Le Dortz PPS Meeting 11/02/2014

Cellule élémentaire numérique SR Test Out (n) => SR Test In(n+1) Pixel n SR Test In(n) = SR Test Out(n-1) Clk Mem Rst Mem Clk Mem Rst Mem Test SR CLK InTest 1 write_data read_data 60 Elementary Cells array Start/Stop Detection CptEn 3-bit Gray Counter cpt(2:0) n from pixel n TD cmd_write (0:59) cmd_read (0:59) Load Data SR SR Data In(n) = SR Data Out(n-1) cpt(0) cpt(1) cpt(2) 1 1 1 SR Data Out(n) = SR Data In(n+1) O. Le Dortz PPS Meeting 11/02/2014 Data SR CLK

Banc de Test Carte Test_Omegapix2_3d: Interface USB PC  FPGA ( Cyclone EP1C6Q240C6 ) Support de test Omegapix2_3d ou tier numérique FPGAOmegapix2 Ecriture/Lecture des registres à décalages Génération InTest, Séquence Ecriture/Relecture des cellules Programme: PC LabVIEW O. Le Dortz PPS Meeting 11/02/2014

Contrôle des Registres à décalage Chip 2D Ecriture/Relecture OK à 10 MHz O. Le Dortz PPS Meeting 11/02/2014

Test Ecrit./Lect. Buffer Ecriture/Lecture à 40 MHz Chip 2D OK Err = +1 Err = +2 Ecriture à 40 MHz Lecture à 10 MHz OK Ecriture correcte à 40 MHz. La relecture et/ou le comptage pose problème à 40 MHz. OK à 10 MHz Err = +1 Err = +2 O. Le Dortz PPS Meeting 11/02/2014

Interprétation et Solution Courant trop faible. Réglable via une polarisation externe sur la carte => En augmentant ce courant, relecture correcte à 20 MHz minimum ( 40 MHz à vérifier ) O. Le Dortz PPS Meeting 11/02/2014

O. Le Dortz PPS Meeting 11/02/2014 Temps de stockage Chip 2D Insertion d’un temps d’attente ( ordre de grandeur ms ) entre l’écriture d’un pulse et sa relecture 6,5ms = OK 9,8 ms O. Le Dortz PPS Meeting 11/02/2014

O. Le Dortz PPS Meeting 11/02/2014 Temps de stockage (2) Chip 2D 11 ms 13 ms = OK Tps de stockage de ~5ms à 15ms selon le type de cellule O. Le Dortz PPS Meeting 11/02/2014

O. Le Dortz PPS Meeting 11/02/2014 Reproductibilité Chip 2D 29 nov 2013 24 jan 2014 O. Le Dortz PPS Meeting 11/02/2014

« Store Test » Chip 2D O. Le Dortz PPS Meeting 11/02/2014

Bilan Tests Chip 2D Bilan des tests du circuit 2D digital Configuration correcte à 10 MHz Ecriture correcte des cellules à 40 MHz Relecture correcte à 10 MHz Possibilité d’amélioration Temps de stockage variable selon la technologie des cellules: de quelques ms à quelques 10 ms La Suite Réglage du problème de relecture à 10 MHz maximum Poursuite des tests avec le circuit 3D Test d’irradiation ? O. Le Dortz PPS Meeting 11/02/2014

Tests du Chip 3D au LPNHE Chip 2D Chip 3D Reçu 2 circuits. Testé un seul pour l’instant Tests numériques OK. Résultats similaires à ceux du circuit 2D digital Temps de stockage plus faibles que pour le 2D Chip 2D Chip 3D 6,5ms = OK O. Le Dortz PPS Meeting 11/02/2014

Comparaison 2D / 3D Chip 2D Chip 3D 9,8 ms = OK O. Le Dortz PPS Meeting 11/02/2014

Comparaison 2D / 3D Chip 2D Chip 3D O. Le Dortz PPS Meeting 11/02/2014

Reste à faire Modifs LabVIEW => résultats sur fichiers Tests sur 2nd circuit et comparaison (et avec autres circuits LAL/Omega) Test irradiation ? Omegapix2 3D FPGA O. Le Dortz PPS Meeting 11/02/2014