Ce videoclip produit par l’Ecole Polytechnique Fédérale de Lausanne fait partie de son cours d’introduction à l’information, à la communication, et au calcul. Il s’inscrit dans le 3e module de ce cours qui porte sur le fonctionnement et la sécurité des systèmes informatiques.

Où en sommes-nous ? Technologie des mémoires Hiérarchie de mémoires Concept Objectif Réalisation Lecture Ecriture Gestion LRU Exemple Pourquoi – Localité Le principe de la gestion de mémoires hiérarchiques énoncé dans le clip précédent: «maintenir dans les registres et les mémoires les plus rapides les données dont le processeur à momentanément le plus besoin» est certes convaincant. Reste à formuler ce principe en des termes techniques ayant un sens pour un ordinateur. C’est le but du présent clip.

Gestion hiérarchique des mémoires vives 1 GHz clock Proc 1-10ns, 100MB Nous allons élaborer ce principe dans le cadre de la gestion automatique des mémoires vives. Mémoire on-chip Mémoire Mémoire off-chip 100ns, 100GB FLASH 10µs, 1TB Stockage Disque dur 1ms, 1TB Bande magnétique minutes, 1PB

Mémoire cache et mémoire centrale processeur Plus spécifiquement nous allons l’explorer dans le cas particulier de la gestion du mouvement des données entre la mémoire cache de taille typiquement limitée à quelques Mos situés sur la puce du processeurs et la mémoire principale offrant quelques Gos situés sur des puces externes à celle du processeur. mémoire cache (on chip) Mémoire RAM principale ou centrale (off chip)

Si l’information requise par le processeur est en cache Accès immédiat Quand le processeur a besoin d’accéder à une donnée présente dans la mémoire cache cette demande d’accès peut être remplie immédiatement. mémoire cache (on chip)

Si l’information requise par le processeur est hors cache Pas en cache Le processeur attend la la réponse (3) Ordre d’accès (1) … passé à la mémoire centrale (2) Si par contre la donnée requise par le processeur ne se trouve pas dans la mémoire cache il est nécessaire de demander son importation de la mémoire principale dans la mémoire cache. La mémoire principale étant plus lente que la mémoire cache, le processeur est forcé d’attendre pendant le temps de latence plus le temps de transfert de la mémoire principale. 1 3 mémoire cache (on chip) 2 mémoire centrale (off chip)

Le problème capacité vitesse Mémoire centrale hors puce Mémoire cache Trop lente Graphiquement parlant le problème est que la mémoire cache (comme le banc de registres du processeur) est certes rapide mais trop chère et donc trop petite pour contenir toutes les données de telle sorte que la majorité des données doivent être stockées dans la mémoire principale, certes beaucoup moins chère et donc plus grande mais aussi beaucoup plus lente. Mémoire cache sur puce Trop chère Trop petite vitesse

toutes les données à la vitesse du processeur L’objectif Idéalement: toutes les données à la vitesse du processeur Capacité Mémoire centrale hors puce ??? L’objectif idéal serait de disposer d’une mémoire pas trop couteuse qui soit à la fois aussi grande que la mémoire principale et aussi rapide que la mémoire cache. Mémoire cache sur puce Vitesse

La réalité capacité ??? vitesse Mémoire centrale hors puce cache sur puce Une mémoire aussi grande que celle hors puce mais seulement un peu moins rapide que la cache En réalité, comme nous allons le voir dans les clips suivants, cet objectif idéal est inatteignable mais on peut s’en rapprocher de façon heureusement surprenante en simulant une mémoire totale aussi grande que la mémoire principale et quasiment aussi rapide que la mémoire cache.