Développement et test de l’ASPIC

Slides:



Advertisements
Présentations similaires
ASPIC Front-end CCD Readout Circuit For LSST camera
Advertisements

1 Journées VLSI/IN2P3 au CPPM du 11 au 13 Juin 2014 Large Synoptic Survey Telescope: “the widest, fastest, deepest eye of the new digital age”… CABAC :
H.MATHEZ– LAL – Sept , 2010 R et D 130 nm IBM H.MATHEZ, Pole MICRHAU.
1 ActivitésMicroélectroniques sur LSST Hervé Lebbolo pour le groupe LSST électronique LAL / LPNHE Hervé Lebbolo - Journées VLSI - Lyon - 07/06/2012.
J. Bonnard– VLSI Orsay– June 22-24, 2010 Voie de lecture pour calorimètre électromagnétique Samuel Manen, Laurent Royer, Jonathan Bonnard, Pascal.
G. Bosson, J-L. Bouly, O. Bourrion, N. Ponchant, J-P. Richer, J-P. Scordilis.
Banc Omegapix2 3D/Digital Firmware/Software O. LE DORTZ LPNHE Paris 29 octobre 2013/ Réunion PPS.
Electronics status (ASPIC & CABAC) P. Antilogus, P. Bailly, P. Barrillon, S. Baumont, M. Dhellot, J. Jeglot, C. Juramy-Gilles, H. Lebbolo, D. Martin, M.
Imotep : un circuit intégré pour l’imagerie TEP du petit animal V. BEKAERT, N. CHEVILLON, X. FANG, C. FUCHS, J. SAHR, R. SEFRI, J. WURTZ, D. BRASSE.
The relationship between the different FEB projects The first MainBoard and its Processing DaughterBoard will be developed for 3-in-1, but keeping the.
Emel CHAIEB Évaluation des différents protocoles pour l’acquisition d’images 4D sur un scanner non prévu à cet effet Simon RIT Myriam AYADI Elsa GIROUD.
Plan de l’exposé Introduction
 Conversion  Analogique  Numérique  Un signal analogique est un ensemble continu d’informations. Ex : une grandeur physique comme la tension électrique.
COLLABORATION CALICE Electronique Very front end pour le E-CAL Service Electronique, LAL, OrsayMardi 28 Mai 2002.
SKIROC status LAL – EUDET France – 05/04/2007. Common DAQ Slice FE FPGA PHY VFE ASIC Dat a Clock+Config+Control VFE ASIC VFE ASIC VFE ASIC Conf/ Clock.
Le moniteur Le clavier L'unité centrale (l'ordinateur proprement dit) Qui sont des périphériques DEFINITIONS DE BASE.
Codage et Protection contre les Erreurs M1/M2 ISV M2 IPS 2006/2007 Neilze Dorta UFR Mathématiques et Informatiques - Crip5.
Les journées de l’2015 Le Model-Based Design Une approche complète en sciences industrielles de l’ingénieur Frédéric MAZET Lycée Dumont d’Urville Toulon.
Bernard ARZUR, Tangi LAVANANT
Acquisition Rapide Multivoies
Service Mécanique Moyens Compétences Projets Humains Matériels
La technologie des mémoires
Christian Dekkil – novembre 2013
Activités techniques DAMIC Dark Matter In CCD
Présentation d’une ressource pédagogique
Système d’acquisition et mise au point d’un ensemble de mesureurs de position de faisceau Stage de deuxième année de diplôme d’ingénieur (Diplôme d’Ingénieur.
Etude du signal de la calibration de l'électronique
JUICE/RPWI/SCM Kick off audit JuiceMagIC LPP/CNES/CEA
1 Virtex-5 FXT 100 FPGA/KIT ML523
Circuits Omegapix2 (2D et 3D)
ICMS’2014 Modélisation de la machine asynchrone double étoile
Métrologie Document de reference : “Incertitude en Science de la Nature” Cours : 360-ESZ-03 “Logiciels appliqués en sciences” La métrologie est la « science.
COOLING EUDET Julien Giraud – 3 Décembre , 2010
Acquisition des données
Les transistors bipolaires
Plan du cours Introduction : création de circuits
Soutenance de Mémoire de Master En vue de l’obtention du diplôme de master En Physique des fluides et des transferts THEME Etude des champs dynamique.
Électronique FE associée aux détecteurs semi-con
Programme des actions à mener dans l’option du Démonstrateur
Résumé des tests des circuits FATALIC 1 et 2 menés au LPC
Nom Fonction JuiceMagIC
Chaîne information Chaîne information acquérir acquérir traiter
La technique du pipeline
« Structure d'un API » Les automates programmables A T Training On Line.
Contre-réaction et amplificateurs opérationnels
Démarche de conception. Démarche didactique.
Méthode Taguchy Analyse de la variance Anavar
Florian DUVAL Laboratoire de Physique Corpusculaire de Caen
Motorisation et Commande de Machines
Phase-Locked Loop Design S emiconducto r S imulation L aboratory Phase-locked loops: Building blocks in receivers and other communication electronics Main.
Divers procédés de modulation sont utilisés dans le domaine hertzien et dans le domaine câblé pour transporter les informations numériques Ces techniques.
General Electronics for Time Projection Chambers: Asic-Adc board
Agrégation de Génie Electrique session 2000
Les amplificateurs opérationnels
Contre-réaction et amplificateurs opérationnels
CRITERES DE QUALITE 1) PRECISION 2) RAPIDITE 3) AMORTISSEMENT
Optimisation des 2 Picarros
Activités Farès Djama (ATLAS)
Base de donnée de support
Chapitre 6 Techniques de Fermeture (1)
Contre-réaction et amplificateurs opérationnels
Communications séries synchrones
Chapitre V La Procédure Comptable
Notice Clair et concis valent mieux que fouillis et détaillé
ASSERVISSEMENTS ET REGULATION
CASIO DT-930. CASIO DT-930 Rapidité … … Pas de Stress.
Status Daq µTCA et carte Asm
I. Aouichak, I. Elfeki, Y. Raingeaud, J.-C. Le Bunetel
Transcription de la présentation:

Développement et test de l’ASPIC Claire Juramy Réunion du vendredi – 19/02/2016

Lecture des CCD dans LSST ~3000 canaux, 16 voies/CCD, empreinte 4 cm 8 canaux / circuit, boîtier QFN100 (12 mm) ASPIC : Analog Signal Processing Integrated Circuit Version 1 à 4 (version de production pour LSST) Cahier des charges Développement et tests Un exemple : le crosstalk Tests de production Intégration sur les cartes LSST

Cahier des charges de l’ASPIC Operates at a temperature of 233K (can operate at 173K) Operation @ 250kHz to 550kHz Noise: maximum 13.2µV rms at 550kpixels/s (2.3 eˉ) Full well nominal value: 1V Maximum crosstalk between channels: 0.02% @ 550kHz Non-linearity < 2%, defined as [(measured-expected)/expected] between 10ke- and 90ke- (goal 0.3%) Differential output Output load 50pF // 1kΩ on each polarity Power supply 5V with an input voltage reference of 2.5V, 3.3V for digital part. Power dissipation ≤ 30mW / channel

Fonctionnement de l’ASPIC Signal sortant du CCD -> signal envoyé à la numérisation : Gain programmable Signal différentiel Soustraction du bruit de remise à zéro du CCD par double intégration (RC programmable) Ramp Down Ramp Up

Banc de test Support amovible pour les puces (socket) Simule le CCD avec un générateur de pulses FPGA pour générer les séquences et acquérir les données Séquence de test automatisée (LabView) Tests en enceinte climatique

ASPIC2 Validé jusqu’à -100C, bonne performance en bruit, linéarité Gain G1 = (Cp+Cf)/Cf Problème : capacité parasite des interrupteurs ouverts 2.5 -> 4, 5 -> 6, 7.5 -> 8, 13 -> 13

Crosstalk de l’ASPIC2 Injection de signal sur 1 canal, tous les autres ont leur entrée forcée à la masse (relais) Soustraction : moyenne avec signal - moyenne sans signal, ramenée au signal Crosstalk induit par des variations de la tension d’alimentation

Conception de l’ASPIC3 Modification de la position des interrupteurs Meilleure distribution des alimentations (Vdd) Modes de diagnostic : AF1, TM Les gains (plus faibles, sur 4 bits) sont comme prévus par la simulation : 1.6, 1.9, …, 6.6 Problème sur les valeurs RC (bug du logiciel de conception)

Crosstalk de l’ASPIC3 Sur socket :

Crosstalk de l’ASPIC3 Soudé sur carte: Supérieur d’un facteur 4 ! Fortement non-linéaire, sature source

Scan en mode TM Signal de 5µs sur une période de 10µs : soudé vs socket Crosstalk plus rapide sur la carte soudée

Origine du crosstalk dans l’ASPIC3 Les interrupteurs sont formés par une paire de transistors. L’un des deux transistors a Vdd (numérique) sur son substrat. Injecter un signal fait augmenter la consommation et baisser Vdd, se répercute directement sur l’entrée du premier étage (vu en simulation). ASPIC3 : modification de la position des interrupteurs et meilleure distribution de Vdd à tous les canaux. Effet suit Vdd, uniforme sur tous les canaux, disparaît en AF1

Conception et test de l’ASPIC4 Séparation de Vdd numérique et analogique pour supprimer ce crosstalk Correction du bug sur RC Essai de correction de la dynamique Crosstalk diminué d’un ordre de grandeur Résidu de l’effet Vdd + un autre effet Effet de mémoire sur le pixel suivant…

Encapsulation des ASIC Problème avec certains ASPIC3 sur les cartes LSST Encapsulation des ASPIC4 en France Production ASPIC : Promex, QuikPak

Tests de production Encapsulation : procédures de test (NASA) ‘Screening’ sur toutes les puces : pousser les puces avec des défauts à casser par des cycles +100C / -20C ‘Reflow test’ : porter trois fois de suite à température de soudure un échantillon des puces Pour l’instant, pas de casse induite par ces tests Validation des puces : Test automatisé des fonctions de base Analyse en ligne, arrêt si échec Archivage dans la base de données LSST

Raft Electronics Board 3 CCD LSST, 48 canaux, 6 ASPIC Tensions et horloges 1 FPGA : séquences, acquisition, monitoring Version 1 à 3, 4 imminente 10.5 cm

Mode transparent : REB avec un CCD Period of pixel read sequence CCD post-reset level CCD reset gate ON CCD reset gate ON ASPIC clamp ASPIC clamp

Du mode transparent à l’intégration Period of pixel read sequence CCD reset gate ON CCD reset gate ON CCD signal level ASPIC output level CCD post-reset level ASPIC Integrator Reset ASPIC Ramp Down ASPIC Ramp Up ASPIC clamp

Participation aux tests de la REB 3 CCD avec une REB2 Lecture des CCD ITL (STA) à vitesse LSST

Perspectives pour les ASPIC Production des 1600 puces Choix de l’encapsulation Tests accélérés Automatisation du banc de test Intégration dans les cartes LSST Fonctions de diagnostic Optimisation des séquences d’acquisition Effets fins : variations du gain avec la température, crosstalk, mémoire, linéarité à petits flux Autres projets