Formation en alternance

Slides:



Advertisements
Présentations similaires
Yassine Lakhnech Prof. UJF Verimag
Advertisements

Intégration de logiciels Open-Source dans un ordinateur simplifié basé sur Linux Stage du 6 avril au 30 juin 2006.
e-Paye RH power by Apply RH
Aéronautique Défense MULTIMEDIA Espace périmètre d’intervention
Checkpoint et Rollback pour systèmes multi-core (1/2)
Pole SCS Projet MISTRALS Mutualisation Informatique des Systèmes Technologiques pour la Recherche phArmaceutique et La Santé OCOVA– 12 Septembre 2006.
2002 Exploratoire ASTRÉE : Analyse Statique de logiciels Temps-RÉel Embarqués 1)Le problème considéré est de démontrer statiquement (à la compilation)
Test de Systèmes Intégrés Digitaux et Mixtes
CERCLE D’ETUDE DE LA FILIERE BOIS
Louis ZANGARA PARIS Le 26 novembre 2009 Les nouveaux défis des métiers de la conception ou les métiers de limpossible CONSEIL DORIENTATION DU GIP CNFM.
MASTER Mention Systèmes Embarqués et Énergie
Maintenance des équipements pédagogiques
Flow de conception (4h)-demo
Les Ateliers de Génie Logiciel
Présentation d’un design de carte vidéo
Site vitrine Joomla.
MODULE ER13 PROJET INFORMATIQUE DEVELOPPEMENT en EQUIPE
Présenté par :BENLAZREG med amine HADJ slimane anis
Cycle de vie dun logiciel Origine des erreurs La spécification 50% 40% 10% Le design Le codage.
CESAR-LCPC DECOUVERTE & MODELISATION
Cours #8 Flot de conception d’un circuit numérique
1 TAL : une bibliothèque de cellules pour le design de circuits asynchrones QDI P. Maurine, J. B. Rigaud, F. Bouesse, G. Sicard, M. Renaudin.
Synthèse d’activités Présentation.
Etude et réalisation d’outillages
©Frédéric Bastien 2006 Université de Montréal 1 LISATek LISATek pour concevoir des processeurs.
Mesures de performance organisationnelle Cours ICO 810 Professeur: Michel Pérusse Hiver 2005 Session 9.
Informatique Décisionnel
Test de l’intégrité des signaux numériques des interconnexions des SoC
Cours #7 Vérification d’un modèle VHDL
Les étapes du cycle de développement du génie logiciel
LOGICIEL DE SIMULATION DE CIRCUITS ECONOMIQUES
Outil de volumétrie pour Quadrige² 20 mars 2009 – O. CatryDUT Informatique.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Implémentation d’un.
Coordinateur qualité H/F
1 Rencontres IrisaTech Modélisation formelle de systèmes embarqués et applications Programme IntroductionJean-Pierre Talpin Composants riches et modélisation.
Supports de formation au SQ Unifié
Institut Supérieur des Sciences Appliquées et de Technologie Sousse
Cours d’Outils de conception ESME SUDRIA 2003
Option Télécommunications
Définitions Gestion Exemple
INF8505: processeurs embarqués configurables
Les systèmes mono-puce
Journées d'études Faible Tension Faible Consommation 14, 15, 16 mai Gwenolé CORRE, Nathalie JULIEN, Eric SENN, Eric MARTIN LESTER, Université de.
TP N°4 – M2 EEA SM Conception en Vue du Test. Objectifs Réaliser le flot complet de synthèse – test – synthèse en vue du test Utilisation d’un design.
Test et Testabilité des Circuits Intégrés Digitaux
Initiation à la conception des systèmes d'informations
CIRCUITS LOGIQUES PROGRAMMABLES
Présentation AICHA REVEL INGENIEUR D’ÉTUDE STERIA DEPARTEMENT TRD
Présentation février 2002 Relations Visiblement Meilleures.
INTRODUCTION.
Etat des lieux et perspectives
1 Vers la gestion de la cohérence dans les processus multi-modèles métier Wolfgang THEURER Ecole Nationale Supérieure d’Ingénieurs des Etudes et Techniques.
SUNDANCE Multiprocessor Technology Ltd. Yann CLIN Stage effectué de février à juin Superviseur technique: Jocelyn SEROT Superviseur industriel: Emmanuel.
Collège Henri BOUDON - BOLLENE
Foire Virtuose - 28 avril Pascale Blanc Offre technopédagogique et soutien disponible Pascale Blanc, directrice de la Technopédagogie HEC Montréal.
10 février 2010 Sylvain Quéméner et Caroline Moulin Consultants
- 1 - REFERENCE DATE Ce document est la propriété de Thalès Systèmes Aéroportéset ne peut être reproduit ou communiqué sans autorisation écrite T10407a-.ppt.
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Flot de conception de.
Mai 2005 Ghislain Fraidy Bouesse TIMA-CNRS-INPG-UJF 46 Av. Félix Viallet Grenoble Cedex France CIS group "Concurrent Integrated Systems" Les Circuits.
PaCO++ André Ribes Réunion Hydrogrid Rennes 15/09/03.
ELE6306 : Test de systèmes électroniques Adaptation d’une interface de communication pour implants en vue du test Laurent Aubray, Dominique Pâquet-Ferron.
Systèmes et Logiciels Embarqués : l'informatisation des objets Gestion de l'énergie (bâtiment intelligent) Ferroviaire (trains, métro autom.,...) Equipements.
MODULE DE METHODOLOGIE DE RECHERCHE.  Contribuer à l’amélioration des soins et la qualité de vie des personnes en adoptant la pratique fondée sur les.
L’enseignement de l’Analyse Fonctionnelle et Structurelle S 5 en S. T
QU’EST-CE QU’UN SYSTÈME EMBARQUE ?
Baccalauréat professionnel 3 ans LA CONSTRUCTION MECANIQUE
Journée Annuelle Interop’Santé Jean-Charles DRON GAZELLE INTEROP’SANTE UNE RÉPONSE ALIGNÉE AVEC LES BESOINS DE NOS ADHÉRENTS 10/11/2015.
TPs d’Intégration des Systemes
1 Journées Scientifiques novembre 2003 MoMaS EDF Electricité de France Multi Phénomènes Couplage Multi Phénomènes André Menjoz - BRGM Laurent Loth.
YOUR CENTRAL SOURCE FOR DATA EXCHANGE TranscenData Proprietary Confidential Support AP242 Solution d’Interopérabilité ITI TranscenData 26 Mars 2014 Vincent.
Transcription de la présentation:

Formation en alternance Crolles Isere-France

Flot de conception numérique pour le test des mémoires embarquées dans les circuits

Domaine d’activité Conception de circuits intégrés numériques En relation avec les équipes de: Bibliothèques de cellules standards et mémoires Conception de sous-systèmes lies aux mémoires Développement de flot de conception numérique (vérification de code, synthèse logique, test, low-power, simulation, etc.) N° 83575

Environnement STMicroelectronics à Crolles dans l’organisation Central CAD & Design Solutions Equipe R&D, multiculturelle Multi sites : Crolles – Inde En contact avec les équipes de conception basées sur d’autres sites (Grenoble, Italie, Maroc, Tunisie, USA et Inde) Equipe « sous-systèmes de Test de mémoire » : Conception de systèmes compétitifs de test, diagnostic et réparation de mémoires d’autres sous-système apportant une valeur ajoutées aux bibliothèques de base (interface de bus, correction d’erreur non permanente, etc. ) Automatisation de l’insertion des solutions de tests dans le flot de conception numérique de l’exploitation des résultats en lien avec les testeurs de circuit

Exemple de sous-systèmes lies aux mémoires ATE MEMORY Q Addr ECC, FIFO CTRL, Extenseur de Memory, Bus Interface etc Data D Q Csn LOGIC LOGIC Wen D WRAPPER BIST Memory Test & Repair components REPAIR TAP

Mission Validation des nos différentes solutions de sous-systèmes de mémoires dans le flot complet de conception logique: Environnement de Simulation, Synthèse et de Test Outil d’insertion de sous-systèmes de tests Contraintes du Flot Low-power Nouvelles techniques d’assemblage de composants Etc. Benchmark des solutions avec la compétition Contribuer au support des outils et méthodes auprès des utilisateurs

Connaissances acquises lors de cette formation Flot de conception numérique en 65nm/45nm/32nm utilisé à STMicroelectronics: Compréhension des compromis surface, timing, consommation Codage RTL (VHDL et Verilog) Simulation numérique Preuve formelle Synthèse logique Testabilité Outils de CAO (Conception Assistée par Ordinateur) venant de différents fournisseurs de logiciels Spécification des besoins Utilisation Esprit critique