Lycée ELKHAWARIZMI De SAFI Les processeurs Lycée ELKHAWARIZMI De SAFI RESEAU INFORMATIQUE ANNÉE SCOLAIRE 2012-2013 Réalisé par : ZOHAIR KAHLAOUI OUADIÎ FEKAK Mohamed Hairch Encadré par : MR TANARI

Sommaire Introduction : Les types de processeurs CPU + mémoire La définition d’un processeur Caractéristique technique CPU + mémoire Les types de processeurs RISC Vs. CISC Comparaison Microcontrôleur Que faut il retenir?

La définition d’un processeur C'est la pièce maîtresse de l'ordinateur. Elle est ce que le cerveau est à l'homme pour l'ordinateur. Son but est de contrôler et de traiter l'ensemble des requêtes émises par l'utilisateur ou par les pièces de l'ordinateur afin que chacune puisse exécuter sa tâche lorsque nécessaire.

Caractéristique technique La fréquence elle permet de comparer facilement 2 processeurs. Mais attention de ne pas comparer l’incomparable . Par exemple, un Pentium 4 à 3.2 GHz sera moins performant qu'un Core 2 Duo à 2Ghz. Le cache Le cache est une mémoire pour les calculs qui reviennent souvent. Cette mémoire est beaucoup plus rapide que la RAM, et influe donc sensiblement sur les performances globales du CPU. Le socket reçoit le processeur, les sockets ont un nombre différent de « contact » afin de recevoir les picots du processeur. Ce nombre correspond au nom du socket (socket AM2,AM2+,AM3,775,1156 etc..).

CPU + mémoire Memory address Bus ADD r5,r1,r3 200 PC 200 Data Bus Instruction fetch Memory CPU address Bus PC ADD r5,r1,r3 200 PC 200 Data Bus ADD r5,r1,r3 IR

Architecture Harvard address CPU data memory data PC address Deux bus de données et deux bus d’adresse address CPU data memory data PC address program memory data

RISC vs. CISC Complexe instruction set computer (CISC): Architecture à jeu d'instructions complexe Plusieurs modes d’adressages mémoires possible; Base+déplacement Donnée = M[ 100 + reg], Indirect Donnée = M[ [adresse] ] Pré-incrémentée, …. Grand nombre d’instructions (sémantique complexe) Codage des instructions variables : le nombre d’octets nécessaire pour le codage des instructions est variable La taille du code est en général plus réduite que dans le cas des RISC (code density) Exemple : x86, AMD,

RISC Vs. CISC (suite)……… Reduced instruction set computer (RISC): Architecture à jeu d’instruction réduit, structure simple Seul deux instructions accèdent à la mémoire load/store; Format régulier Grand nombre de registres Certains registres sont visibles au programmeurs (assembleur) , d’autres sont gérées par le matériel Structure hardwire simplifié = espace silicium libre Cache; moins d ’accès à la mémoire externe Exemple : Arm, UltraSparc, …..

Cette comparaison va porter sur 2 processeur : Intel core i3-2100 de socket LGA 1155 et AMD Phenom II X4 955 de socket AM3

Comparaison suite. AMD Phenom II X4 955 Intel Core i3-2100 Prix: 108,99 € TTC Fréquence : 3,10 GHz AMD Phenom II X4 955 Prix : 102,99 € TTC Fréquence : 3,20 GHz Pour un néophyte, fréquence et prix.

Comparaison suite Fréquence : 3,10 GHz Prix : 108,99 € TTC Intel Core i3-2100 Fréquence : 3,10 GHz Prix : 108,99 € TTC Nombre de cœur : 2 coeurs Socket : 1155 Compatible carte mère :socket 1155 Valeur de dissipation. : 65W AMD Phenom II X4 955 Fréquence : 3,20 GHz Prix : 102,99 € TTC Nombre de cœur : 4 coeurs Socket : AM3 Compatible carte mère :AM2+ AM3 Valeur de dissipation. : 125W Pour un utilisateur avancé Fréquence Prix Nombre de cœur Socket Compatible carte mère Valeur de dissipation. Test graphique

Micro-controleur Micro-controleur : microprocesseur doté de moyens de lecture et de control d’un seul bit d’E/S (mode série). Des interfaces d’E/S sont en générale intégré au microP (interface de communication série, timers, counters, convertisseur analogique/digital) Exemple de micro-contrôleur Intel 8051: fréquence 12 Mhz, mémoire 4 KO ROM et 128 mots RAM, UART( 1 port parallèle et plusieurs ports série), timers ; largeur du bus 8 bits, performance envi. 1 MIPS, puissance 0.2 watt, prix €7

Exemple de micro-contrôleur

Que faut il retenir? Unité programmable dans un Sys embarq intéressante, coût, rapidité,… Neumann vs. Harvard Le jeu d’instru (binaire) n’est peut être pas le vrai jeu d’instr: celui qui est exécuté (compilation dynamique) exemple Crusoé voire JIT dans JAVA. ASIC ASIP : DSP Micro-contrôleur Core de processeur, approche IP Vers des architectures multi-cores pour sustèmes embarqués ex PS3.

Merci De votre attention Merci de votre attention