Modélisation d’un dopage

Slides:



Advertisements
Présentations similaires
CO du GIP CNFM, Paris, 26 Novembre 2009 Mesure des coefficients de diffusion de larsenic dans le Ni 2 Si polycristallin IM2NP – Marseille : I. Blum, A.
Advertisements

Présenté par Thanh Hà LÊ à l’INSA de Lyon, le 9 Septembre 2004
LIRMM 1 Journée Deuxièmes années Département Microélectronique LIRMM.
Intégration de l’alimentation de la commande rapprochée d’un interrupteur de puissance à potentiel flottant Radoslava Mitova Directeur de thèse: Christian.
L A H C Activités en Opto-Microondes au LAHC - Université de Savoie Optoélectronique ultrarapide.
à la réalité» Séminaire du BTS « Systèmes électroniques »
Froggy simule déjà la prochaine machine !
Notion de dopage Le dopage permet d’améliorer la conductivité du matériau en lui apportant artificiellement et de façon contrôlée des charges libres. Un.
Transistors J-FET, MES-FET, HEMT
DIFFRACTION DES RAYONS X
Evaluation au niveau des circuits des futures technologies CMOS Soutenance de thèse pour obtenir le grade de Docteur de lUniversité de Provence Manuel.
transistor à quatre grilles (G4-FET): influence du dopage de canal
1 TAL : une bibliothèque de cellules pour le design de circuits asynchrones QDI P. Maurine, J. B. Rigaud, F. Bouesse, G. Sicard, M. Renaudin.
Rappels : Semi conducteurs
Dessalement par énergie
Systèmes électroniques
Modélisation causale multiphysique
Modélisation analytique du comportement des rotules
SCIENCES DE L ’INGENIEUR
Propriétés – Jonction p-n
Synthèse d’activités Présentation.
Circuits et Systèmes de Communication Micro-ondes
Partie 3 Architecture atomique Plan Des Matériaux
JOURNÉE SCIENTIFIQUE "HAUTES PRESSIONS"
Analyse temporelle des circuits numériques
Apport du SIMS dans le domaine de la micro-électronique
* ISEP,** Berkeley Wireless Research Center, UCB, FTFC Mai 2003 Paris 1 Modélisation du délai d’une porte CMOS SOI en faible inversion Alexandre VALENTIAN.
Transistor Bipolaire.
Approche interne de la chaîne d’énergie (approche nécessaire pour maîtriser le fonctionnement des systèmes au delà du premier ordre) Spécification des.
Transistor Bipolaire.
Modélisation VHDL-AMS haut niveau de l’activité en courant des mémoires en vue de l'optimisation de la compatibilité électromagnétique Richard PERDRIAU*/**
Mathieu Rouvière Mathieu Halbwax, Eric Cassan, Daniel Pascal,
INTRODUCTION ETUDE THEORIQUE METHODE DE DETERMINATION DES PARAMETRES
S. Duguay, J.J. Grob, A. Slaoui Laboratoire InESS, Strasbourg
Approximation d’un contrôle optimal par un circuit électronique
SURSAUTS RADIO ET INTERACTION IO-JUPITER
" Substrat capacitif " 1 Sous l'impulsion de TL et FF
Prototypage Rapide Du modèle numérique au modèle physique
ANR Perçoive Plénière du 27/01/2009. Tâche 5 : Estimation coopérative; Tâche 7 : Validation expérimentale ;[Gerald] Tâche 4 : Communication inter-véhicules;
INTRODUCTION.
INTRODUCTION.
Séance 2 Transistor bipolaire (suite) Transistors à effet de champ
Structure MOS – transistor MOSFET
Electronique Numérique 2
RAPPEL MODELE MOS D Mn Modèle CAO larges signaux Mp IDS avec VBS = 0 G
S. Cristoloveanu2, C. Mazuré1, F. Letertre1, H. Iwai3
8ème édition des JNRDM Paris Mai 2005 Propriétés hyperfréquences et de bruit des filières conventionnelles de transistors MOS à grille sub-100 nm.
Paris 2005 Journées Nationales du Réseau Doctoral de Microélectronique Intégration et caractérisation de barrières auto-positionnées pour la passivation.
Parcours « Systèmes & Automatique »
N M. LANCRY, P. NIAY, M. DOUAY; Laboratoire de Physique des Lasers, Atomes et Molécules; UMR CNRS 8523, Université des Sciences et Techniques de Lille,
Journée des doctorants 2005 ENST-Bretagne, Brest juin 2005
G. Ladier DAS Systèmes Embarqués, Electronique & Logiciel (SE²L) - Programme Fédérateur Intégration des Systèmes Embarqués Electroniques (ISEE) Journée.
Recalage contraint par cartes de courbures discrètes pour la modélisation dynamique du rein Valentin LEONARDI, Jean-Luc MARI, Philippe SOUTEYRAND, Julien.
Persistance de noyau dans les systèmes dynamiques à grande échelle
V. La puce : l’intégration
Fissuration par fatigue dans les matériaux ductiles Sylvie Pommier LMT Cachan, 61, avenue du Président Wilson Cachan
III. Le déplacement des charges
2. Jonction NPN. Transistor bipolaire
IV. La Jonction. Jonction PN, diodes et transistors.
UNIVERSITE CHEIKH ANTA DIOP DE DAKAR
Capacité MOS - Vg Vox S  0 VS  = 0
Problématique « utilisation » Fonctionnalités Performance Consommation Fiabilité Prix du produit Sept ,000.
II. Porteurs de charge et dopage.
Localisation collaborative dans les réseaux de capteurs
Conception des circuits CMOS analogiques Conception transmetteur de puissance sans fil entièrement intégré Alexandre Boyer
Etude théorique, numérique et expérimentale d’un klystron 12 GHz haut rendement Journées Accélérateurs de Roscoff | Mollard Antoine
Rappel de la problématique Diminuer le temps d’ouverture actuel de son nouveau portail de manière significative (30%)
Modélisation algébrique des arbres de défaillance dynamiques, contribution aux analyses qualitative et quantitative Guillaume Merle Thèse soutenue à l’ENS.
Simulation numérique d’un procédé de mise en forme par faible contact d’une virole acier J. Raujol-Veillé, F. Toussaint, L. Tabourot, M. Vautrot, P. Balland.
Modélisation du courant électrique le circuit est en série le circuit est en série le circuit est en série le circuit est en série le circuit est en dérivation.
Transcription de la présentation:

Modélisation d’un dopage JNRDM 2005 – Journées Nationales du Réseau Doctoral en Microélectronique Modélisation d’un dopage non-uniforme de substrat pour les transistors MOS submicroniques A. Regnier (1) J.M.Portal (1) R.Bouchakour (1) M.Renovell (2) The slide guide is available in the following file: slidesV4.3.ppt: PowerPoint 2000 format. Viewable also with PowerPoint ’97. (1) (2) LIRMM

Contexte Nouveaux nœuds technologiques (130nm, 90nm, 65nm, 45nm, 32nm) Amélioration des performances et de la densité d’intégration avec la diminution des dimensions The purpose of this presentation is threefold: 1. It documents standards which must be met and guidelines for good practice. 2. This presentation follows the standards and guidelines that it contains. With the obvious exception of the “Bad examples” portion, the slide guide is an example of a presentation that conforms to both standards and guidelines. 3. This presentation may be used as a starting point for your own ITC slides. Simply replace the text and diagrams that you see here with your own information. Difficultés pour contrôler : VTh, IOFF, ION

Objectifs Pour contrôler : VTh, IOFF ou courants de fuite, ION CMOS Bulk avec des étapes process supplémentaires (Implant Halo) Nouvelles architectures de transistor (SOI, GAA etc…) Nouveaux mécanismes de défaillance

Plan Principe des implants Halo Modèle électrique segmenté du MOS Simulation d’une défaillance de dopage Conclusion This is an outline for the major areas of your presentation -- what you’re going to talk about. You should not include the title, introduction or conclusion in your outline. Just highlight the major areas of your talk.

Principe des implants Halo NMOSREF Structure de référence simulée avec DESSIS (ISE) VGS (V) IOFF ID (A) ID (A) VDS (V) ION ID (A) VTh VGS (V)

Principe des implants Halo Grille Drain Source Substrat N P Implant Halo: - Même type de dopant (P) que le dopage du substrat (P) Implantation avec un angle donné Grille Drain Source Substrat N P P+

Structure NMOSHI avec les implants Halo Principe des implants Halo ID (A) VGS (V) IOFF Structure NMOSHI avec les implants Halo ID (A) ID (A) VDS (V) ION VTh VGS (V)

Plan Principe des implants Halo Modèle électrique segmenté du MOS Simulation d’une défaillance de dopage Conclusion This is an outline for the major areas of your presentation -- what you’re going to talk about. You should not include the title, introduction or conclusion in your outline. Just highlight the major areas of your talk.

L1,M - new = (LEFF-init/K).(N1,M - new/ N1,M - init) Modèle électrique segmenté du MOS Line 1 Line i Line M Col. 1 Col. K Col. j D R A I N S O U C E L1,M LEFF L1,M - new = (LEFF-init/K).(N1,M - new/ N1,M - init) Syrzycki «Modeling of Gate Oxide Shorts in MOS Transistors », IEEE Trans. On Computer Aided Design, 1989

Modèle électrique segmenté du MOS Grille Drain Source Substrat N P Modèle Dérive / Diffusion valide dans tous les régimes de fonctionnement du MOS Calcul des charges du SC : QSC = QDepletion + QInversion Calcul du potentiel de surface S Calcul du courant IDS du drain vers la source Avec une loi de mobilité en fonction du dopage µ0=µDop donnée par Masetti G. Masetti et al., “Modeling of Carrier Mobility Against Carrier Concentration in Arsenic-, Phosphorus- and Boron-doped Silicon”, IEEE Trans. On Electron Devices, vol. ED-30,pp.764-69,1983.

Modèle électrique du MOS – Caractérisation NMOSREF L1,M - new = (LEFF-init/K) N1,M – new = N1,M - init ID (A) ID (A) Problème de continuité VDS (V) VGS (V)

Concentration globale (atoms/cm3) Modèle électrique du MOS – Validation NMOSHI L1,M - new = (LEFF-init/K).(N1,M - new/ N1,M - init) Leff (µm) N3,j - new N2,j - new N4,j - new Concentration globale (atoms/cm3) N1,j - new N5,j - new

Modèle électrique du MOS – Validation NMOSHI L1,M - new = (LEFF-init/K).(N1,M - new/ N1,M - init) ID (A) ID (A) Problème de continuité VDS (V) VGS (V)

Plan Principe des implants Halo Modèle électrique segmenté du MOS Simulation d’une défaillance de dopage Conclusion This is an outline for the major areas of your presentation -- what you’re going to talk about. You should not include the title, introduction or conclusion in your outline. Just highlight the major areas of your talk.

Défaillance lors d’un implant Halo Simulation d’une défaillance de dopage Line 1 Line i Line M Col. 1 Col. K Col. j D R A I N S O U C E Défaillance lors d’un implant Halo

Concentration globale (atoms/cm3) Simulation d’une défaillance de dopage Leff (µm) Concentration globale (atoms/cm3)

Problème de continuité Simulation d’une défaillance de dopage ID (A) ID (A) Problème de continuité VDS (V) VGS (V) Résultats similaires avec le modèle compact segmenté et les simulations numériques 3D Modèle permettant d’étudier de façon arbitraire une défaillance de dopage dans le substrat d’un transistor MOS Temps de simulation: en heure pour ISE / en minute pour le modèle segmenté

Plan Principe des implants Halo Modèle électrique segmenté du MOS Simulation d’une défaillance de dopage Conclusion This is an outline for the major areas of your presentation -- what you’re going to talk about. You should not include the title, introduction or conclusion in your outline. Just highlight the major areas of your talk.

Conclusion Modèle compact permettant d’étudier un dopage substrat non constant (MOS avec un implant Halo) Bonnes concordances avec les simulations numériques 3D Temps de simulation rapide

Perspectives Amélioration de la loi de Mobilité du modèle Extraction de signature électrique d’une défaillance d’un implant Halo Etude du comportement dynamique du modèle pour la simulation de circuit I (A) VDS (V) Simulation du NMOS avec le défaut de l’implant halo