1 Université Henri Poincaré, Nancy 1 La préemption appliquée aux FPGAs Soutenance de rapport bibliographique de DEA Faculté des Sciences - 54506 Vandoeuvre-lès-Nancy.

Slides:



Advertisements
Présentations similaires
GEF 435 Principes des systèmes d’exploitation
Advertisements

PC / Traitement numérique / Contrôle Environnement logiciel
Le Concept du programme enregistré
La Gestion de la Configuration
Baptiste ARNAULT, Manel ZERELLI, Thierry SORIANO
Introduction aux réseaux informatiques
Les tests et les logiciels de gestion de tests
Mission: Check list mission N°.
Vue d'ensemble Présentation multimédia : Rôle du routage dans l'infrastructure réseau Activation et configuration du service Routage et accès distant Configuration.
1 Les technologies XML Cours 1 : Les Web Services et Architectures Orientées Services Fé vrier Version 1.0 -
Architecture Systèmes
Auto Apprentissage Le DSP
ANTILLES décembre 2009 Thierry Bosso
Analyse de la tâche et méthode des scénarios
Flow de conception (4h)-demo
Circuits Logiques Programmables
FrontCall - 4C Les Centres de Contacts Virtuels
Chapitre n°2 : Architecture d'un ordinateur
Amélioration de la sécurité des données à l'aide de SQL Server 2005
La commande numérique des actionneurs électrique
Parcours de formation SIN-7
Réalisée par :Samira RAHALI
ECF 5 PRESENTATION « BULLE APPLICATIVE »
BPM & BPMS.
Architecture des Ordinateurs
Journée ConecsSdF 27 janvier 2011 ATELIER BENCHMARK Mise en œuvre du cas-test sur le simulateur Samovar Adrien GUENARD, INRIA Nancy, France Date.
Soutenance Orale, TER 2002 Equipe TENEBRION / J.P. Arcangeli
Développement d’application web
Introduction Objectifs du cours Évaluation Références
Systèmes Superscalaires et VLIW
1 IFT 6800 Atelier en Technologies dinformation Chapitre 1 Introduction.
Les systèmes multiplateformes
Module d’Enseignement à Distance pour l’Architecture Logicielle
Module 2 : Préparation de l'analyse des performances du serveur
Module 3 : Analyse des performances du serveur
Plan Introduction Architecture des FPGA Modèles des fautes
Chap. 2 - Structure d’un ordinateur
Mécanismes d'exécution et de communication
Module 12 : Surveillance des ressources et des performances
Progrès technique et logique économique : leur liaison interne
La procédure de non-respect du protocole de Montréal
Présenté par: Hamad Zaiter
Mise en oeuvre et exploitation
Chapitre 2: COMMUNICATION TECHNIQUE
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Implémentation d’un.
Supports de formation au SQ Unifié
COMPOSANTES INTERNES DE L’UNITE CENTRALE.
INF8505: processeurs embarqués configurables
Les systèmes mono-puce
LA POSE D’UN DIAGNOSTIC Jm bouthors - Consultant
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Banc d’essai pour un.
Programmation Système et Réseau
Réseaux pré-diffusés programmables par l’utilisateur: FPGA
Steven Derrien Équipe R2D2
Le projet Gestion Commerciale
Projet tutoré Delco-Logique
LE DATA WAREHOUSE.
1 Mise en œuvre d’un contrôleur UDMA-4 pour la machine RDISK Steven Derrien Équipe R2D2.
Présentation AICHA REVEL INGENIEUR D’ÉTUDE STERIA DEPARTEMENT TRD
Projet technologique Contrôle d’accès cantine
L’enseignement de spécialité SLAM
Simulateur de microcontrôleur Intel 80C51
Access Business Consulting Un ERP pour tous vos besoins.
Cours Système LI324 Les Interruptions Cours Système LI324
Domosecur Linux DUFOUR Joffrey BTS IRIS session
Evaluation d’architectures pour les sites web utilisant des bases de données Article de Wen-Syan Li, Wang-Pin Hsiung, Oliver Po, K. Selcuk Candan, Divyakant.
Memoire.
L3 Instrumentation Pétrolière S6
L E C ORPS D ’ UN A LGORITHME / P ROGRAMME – L A PARTIE I NSTRUCTION Réalisé par : OUZEGGANE Redouane Département de Technologie Faculté de Technologie.
Chapitre 12 Surveillance des ressources et des performances Module S41.
Transcription de la présentation:

1 Université Henri Poincaré, Nancy 1 La préemption appliquée aux FPGAs Soutenance de rapport bibliographique de DEA Faculté des Sciences Vandoeuvre-lès-Nancy Julien LALLETvendredi 17 avril 2015

Introduction I-La notion de préemption II-La préemption appliquée aux FPGAs Conclusion Plan de la présentation Julien LALLETvendredi 17 avril 2015 La préemption appliquée aux FPGAs

Introduction 1/2 Technologies matérielles: -Asics: rapides mais rigides Technologies logicielles: -Microprocesseurs: souples mais lents Technologies configurables: -FPGA: relativement rapides et souples La préemption appliquée aux FPGAs Julien LALLETvendredi 17 avril 2015

Introduction 2/2 Fléxibilité des FPGAs accrues grâce à la reconfiguration dynamique tout en maintenant des bonnes performances de traitement La préemption appliquée aux FPGAs Julien LALLETvendredi 17 avril 2015

I- La notion de préemption 1/3 1-Suspendre une tâche ou un traitement en cours d’exécution 2-Exécuter une autre tâche dont la priorité est plus importante 3-Reprendre l’exécution de la première tâche une fois que la seconde a terminé son exécution. Notion générale de la préemption : La préemption appliquée aux FPGAs Julien LALLETvendredi 17 avril 2015

I- La notion de préemption 2/3 La préemption dans les microprocesseurs: La préemption appliquée aux FPGAs Julien LALLETvendredi 17 avril 2015

I- La notion de préemption 3/3 Pourquoi appliquer la préemption aux FPGAs? Reconfiguration dynamique classique => Obligation d’exécuter une tâche de A à Z Problème : quantité d’information à sauvegarder Préemption dans un : -processeur Intel Pentium II : 104 octets -FPGA Xilinx XCV1000 : 350 koctets Reconfiguration dynamique préemptive => Possibilité de prendre en compte les tâches prioritaires La préemption appliquée aux FPGAs Julien LALLETvendredi 17 avril 2015

II- La préemption appliquée aux FPGAs 1/4 Gestion de la préemption dans un FPGA = 1-Extraction des états des registres d’une tâche x 2-Reconfiguration dynamique d’une tâche y 3-Restauration des états sauvegardés de x après y La préemption appliquée aux FPGAs Julien LALLETvendredi 17 avril 2015

II- La préemption appliquée aux FPGAs 2/4 1-Méthode par relecture de la configuration du FPGA Extraction : relecture des états internes à partir du bitstream (flux de configuration) en cours Gestion : realisée par microprocesseur externe Restauration : modification des bits utiles du bitstream initial Inconvénients:processus lent, bitstream différents selon les familles => ne fonctionne que pour une famille de FPGA Avantage:simplicité de mise en oeuvre La préemption appliquée aux FPGAs Julien LALLETvendredi 17 avril 2015

II- La préemption appliquée aux FPGAs 3/4 2-Méthode du « scan path » Avantage : Augmente la vitesse de lecture des états des registres Inconvénient : Augmentation proportionnelle du nombre de cellules logiques Gestion : realisée par microprocesseur externe Extraction/Restauration: registres placés en parallèles au design d’après les méthodes issues des techniques de test de conception La préemption appliquée aux FPGAs Julien LALLETvendredi 17 avril 2015

II- La préemption appliquée aux FPGAs 4/4 3-Méthode de préemption par autogestion Extraction/Restauration: Chaque module s’occupe de sauvegarder lui-même ses registres Gestion: contrôleur interne au circuit implémenté en matériel Avantage: ne nécessite qu’un seul composant Inconvénient: mise en œuvre complexe La préemption appliquée aux FPGAs Julien LALLETvendredi 17 avril 2015

Conclusion Préemption d’un FPGA= extraction et restauration du contexte Trois Méthodes de préemption recensées dans la littérature: a)Méthode « read back » : -Extraction et restauration à partir d’une relecture du bitstream en cours -Gérée par microprocesseur b)Méthode « scanpath » : -Extraction et restauration grâce à un « scanpath » associé au module -Gérée par microprocesseur c)Méthode par préemption autogérée : -Extraction et restauration effectuée par la tâche elle-même -Gérée par un contrôleur interne au FPGA La préemption appliquée aux FPGAs Julien LALLETvendredi 17 avril 2015

Merci de votre attention…