InterDIF pour Microroc Cyril, juillet2010Interdif pour ASU microroc1 + 2 signaux analogiques vers l’ADC Info Guillaume: parmi les 40 signaux, 8 sont en LVDS et ne pourront pas être utilisé autrement (21/7/10)

Cyril, juillet2010Interdif pour ASU microroc 2 val_evt+, val_evt- raz_chn+, raz_chn- clk_40Mhz_0+, clk_40Mhz_0- clk_5Mhz_0+, clk_5Mhz_0- pwr_adc pwr_digital pwr_dac pwr_analog mux_A pour alim4v/3.5v sr_reset sr_in sr_out start_acq start_readout end_readout sr_clk reset_n reset_bcid chipsat transmit_on0, transmit_on1 dout0, dout1 trig_ext ctest 3.3volts, 4volts, GND InterDIF actuelle pour les Hardroc2

Cyril, juillet2010Interdif pour ASU microroc 3 val_evt+, val_evt- raz_chn+, raz_chn- clk_40Mhz_0+, clk_40Mhz_0- clk_5Mhz_0+, clk_5Mhz_0- pwr_adc pwr_digital pwr_dac pwr_analog sr_reset sr_in sr_out start_acq start_readout sr_clk reset_n reset_bcid chipsat transmit_on0, transmit_on1 dout0, dout1 trig_ext ctest 3.3volts, 3.3volts, GND end_readout analog_out vref Option1: 4 signaux supplémentaires (+ les 2 signaux Analogiques) sc_select hold CONFIG Minimum pour Microroc: Lecture analogique mux_A pour alim3.3v/1.5v mux A, mux A

Cyril, juillet2010Interdif pour ASU microroc4 Option1 sortie actuelle “Dout”: DIF ASIC Open Collector driver for digital signals 50Ω pullup to 3.3v (must be 1.5v after) Dout1 ligne1 Open Collector driver for digital signals 50Ω pullup to 3.3v (must be 1.5v after) Dout2 ligne1 Dout1 ligne4 Dout2 ligne4 Chaque ASIC à 2 sorties Dout disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Dout (au cas ou un est en defaut)

Cyril, juillet2010Interdif pour ASU microroc5 Chaque ASIC a 2 sorties Transmit_on disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Transmit_on (au cas ou un est en defaut) Open Collector driver for digital signals 50Ω pullup to 3.3v (must be 1.5v after) Transmit_on1 ligne1 Transmit_on1 ligne4 Open Collector driver for digital signals 50Ω pullup to 3.3v (must be 1.5v after) Transmit_on2 ligne1 Transmit_on2 ligne4 Option1 sortie actuelle “Transmit_on”: DIF ASIC

Cyril, juillet2010Interdif pour ASU microroc 6 val_evt+, val_evt- raz_chn+, raz_chn- clk_40Mhz_0+, clk_40Mhz_0- clk_5Mhz_0+, clk_5Mhz_0- pwr_adc pwr_digital pwr_dac pwr_analog sr_reset sr_in1, srin2, srin3, srin4 sr_out1, srout2, srout3, srout4 start_acq sr_clk1, sr_clk2, sr_clk3, sr_clk4 reset_n reset_bcid chipsat transmit_on1, transmit_on2, transmit_on3, transmit_on4 dout1, dout2, dout3, dout4 trig_ext ctest analog_out vref Option2: 23 signaux supplémentaires (+ les 2 signaux Analogiques) sc_select hold CONFIG Minimum pour Microroc: Lecture analogique + Chainage Slow-Control + Lecture readout en // 3.3volts, 3.3volts, GND mux A, mux A start_readout1, start_readout2, start_readout3, start_readout4 end_readout1, end_readout2, end_readout3, end_readout4

Cyril, juillet2010Interdif pour ASU microroc7 Option2 sortie “Dout”: DIF ASIC Dout1 ligne1 Dout2 ligne1 Dout1 ligne4 Dout2 ligne4 Chaque ASIC à 2 sorties Dout disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Dout (au cas ou un est en defaut) Par strap hard, on choisira un des 2 Dout d’un ligne. NB: Sur la DIF, on se servira des 50Ω pullup à 3.3v (1.5v par la suite)

Cyril, juillet2010Interdif pour ASU microroc8 Option2 sortie “transmit_on”: DIF ASIC Transmit_on1 ligne1 Transmit_on2 ligne1 Transmit_on1 ligne4 Transmit_on2 ligne4 Chaque ASIC à 2 sorties Transmit_on disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Transmit_on (au cas ou un est en defaut) Par strap hard, on choisira un des 2 Transmit_on d’un ligne. NB: Sur la DIF, on se servira des 50Ω pullup à 3.3v (1.5v par la suite)

Cyril, juillet2010Interdif pour ASU microroc 9 val_evt+, val_evt- raz_chn+, raz_chn- clk_40Mhz_0+, clk_40Mhz_0- clk_5Mhz_0+, clk_5Mhz_0- pwr_adc pwr_digital pwr_dac pwr_analog sr_reset start_acq reset_n reset_bcid chipsat trig_ext ctest analog_out vref Option3: 31 signaux supplémentaires (+ les 2 signaux Analogiques) sc_select CONFIG complet pour Microroc Sans double chainage readout hold 3.3volts, 3.3volts, GND + mux A pour alim pullup 3.3v/1.5v mux A, mux A sr_in1, srin2, srin3, srin4 sr_out1, srout2, srout3, srout4 start_readout1, start_readout2, start_readout3, start_readout4 transmit_on1_1, transmit_on2_1, transmit_on3_1, transmit_on4_1, transmit_on1_2, transmit_on2_2, transmit_on3_2, transmit_on4_2 dout1_1, dout2_1, dout3_1, dout4_1, dout1_2, dout2_2, dout3_2, dout4_2 end_readout1, end_readout2, end_readout3, end_readout4 sr_clk1, sr_clk2, sr_clk3, sr_clk4

Cyril, juillet2010Interdif pour ASU microroc10 Option3 sortie “Dout”: DIF ASIC Dout1 ligne1 Dout2 ligne1 Dout1 ligne4 Dout2 ligne4 Chaque ASIC à 2 sorties Dout disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Dout (au cas ou un est en defaut) NB: Sur la DIF, on laisse les 4 resistances 50Ω pullup à 3.3v On laisse les buffers sur l’interDIF. L’interDIF contiendra les 50Ω pullup à 3.3v (1.5v par la suite) (=> prévoir une alim 1.5v sur l’interDIF pour les tests de conso) + 4 résistances (sur les 8 utiles) supplémentaires à 3.3v en sortie buffer NB: le 1.5v sera plutôt 1.7v, tension mini d’alim des buffers 74LVC3G07

Cyril, juillet2010Interdif pour ASU microroc11 Option3bis sortie “Dout”: DIF ASIC Dout1 ligne1 Dout2 ligne1 Dout1 ligne4 Dout2 ligne4 Chaque ASIC à 2 sorties Dout disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Dout (au cas ou un est en defaut) NB: Sur la DIF, on ne se servira pas des 50Ω pullup à 3.3v (à décabler) Pas de buffer sur l’interDIF. L’interDIF contiendra les 50Ω pullup à 3.3v (1.5v par la suite) (=> prévoir une alim 1.5v sur l’interDIF pour les tests de conso)

Cyril, juillet2010Interdif pour ASU microroc12 Option3ter sortie “Dout”: DIF ASIC Dout1 ligne1 Dout2 ligne1 Dout1 ligne4 Dout2 ligne4 Chaque ASIC à 2 sorties Dout disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Dout (au cas ou un est en defaut) Pas de buffer sur l’interDIF. L’interDIF contiendra la moitié des 50Ω pullup à 3.3v (1.5v par la suite) (=> prévoir une alim 1.5v sur l’interDIF pour les tests de conso + le changement prévu par switch sur la DIF) NB: Sur la DIF, on laisse les 4 resistances 50Ω pullup à 3.3v

Cyril, juillet2010Interdif pour ASU microroc13 Option3 sortie “Transmit_on”: DIF ASIC Transmit_on1 ligne1 Transmit_on2 ligne1 Transmit_on1 ligne4 Transmit_on2 ligne4 Chaque ASIC à 2 sorties Transmit_on disponible (au cas ou une sortie est en panne) Une ligne de 12 ASIC sort 2 signaux Transmit_on (au cas ou un est en defaut) NB: Sur la DIF, on laisse les 4 resistances 50Ω pullup à 3.3v On laisse les buffers sur l’interDIF. L’interDIF contiendra les 50Ω pullup à 3.3v (1.5v par la suite) (=> prévoir une alim 1.5v sur l’interDIF pour les tests de conso) + 4 résistances (sur les 8 utiles) supplémentaires à 3.3v en sortie buffer ( ou Option3bis ou Option3ter possible idem au signal « Dout »)

Cyril, juillet2010Interdif pour ASU microroc 14 val_evt+, val_evt- raz_chn+, raz_chn- clk_40Mhz_0+, clk_40Mhz_0- clk_5Mhz_0+, clk_5Mhz_0- pwr_adc pwr_digital pwr_dac pwr_analog sr_reset start_acq start_readout1_1, start_readout2_1, start_readout3_1, start_readout4_1 sr_clk1, sr_clk2, sr_clk3, sr_clk4 reset_n reset_bcid chipsat transmit_on1_1, transmit_on2_1, transmit_on3_1, transmit_on4_1, transmit_on1_2, transmit_on2_2, transmit_on3_2, transmit_on4_2 dout1_1, dout2_1, dout3_1, dout4_1, dout1_2, dout2_2, dout3_2, dout4_2 trig_ext ctest end_readout1_1, end_readout2_1, end_readout3_1, end_readout4_1 analog_out vref Option4: 39 signaux supplémentaires (+ les 2 signaux Analogiques) sc_select end_readout1_2, end_readout2_2, end_readout3_2, end_readout4_2 start_readout1_byp, start_readout2_byp, start_readout3_byp, start_readout4_byp CONFIG complet pour Microroc Avec double chainage readout + hold 3.3volts, 3.3volts, GND + mux A pour alim pullup 3.3v/1.5v mux A, mux A sr_in1, srin2, srin3, srin4 sr_out1, srout2, srout3, srout4

Conclusion liaison DIF<>interDIF Pas de nécessité d’avoir un petit FPGA sur l’interDIF. Tous les signaux peuvent se gérer sur le FPGA de la DIF: – Chainage SC et bypass d’une ligne si besoin ; – Chainage signaux readout et bypass d’une ligne (ou d’un chip); – Lecture Digitale (readout) en // des 4 lignes ; – Lecture Analogique. Signaux supplémentaires (option4): => PAS POSSIBLE, Selon Guillaume 17 sorties supplémentaires du FPGA DIF 22 entrées supplémentaires du FPGA DIF 2 signaux analogique pour l’ADC DIF Signaux supplémentaires (option3): POSSIBLE 13 sorties supplémentaires du FPGA DIF 18 entrées supplémentaires du FPGA DIF 2 signaux analogique pour l’ADC DIF Cyril, juillet2010Interdif pour ASU microroc15

Cyril, juillet2010Interdif pour ASU microroc16 Connecteurs actuels pour ASU-HARDROC2

Cyril, juillet2010Interdif pour ASU microroc17 Connecteurs pour ASU-MICROROC (Option1 à Option4) vref analog_out hold sc_select start_readout4_byp end_readout4_2 start_readout4_2 NB: - start_readout4_2 = signal utile entre ASU1 et ASU2. connecté à « start_readout4_1 » sur l’interDIF. 4_1 Buffers supplémentaires sur l’interDIF: start_readout4_byp sc_select hold - «end_readout4_2» et «start_readout4_byp» et « start_readout4_2 » utile que si Option4

Modifs Composants pour l’interDIF Microroc (option 1 à option4) Cyril, juillet2010Interdif pour ASU microroc18 start_readout1_1, start_readout2_1, start_readout3_1, start_readout4_1 transmit_on1_1, transmit_on2_1, transmit_on3_1, transmit_on4_1, transmit_on1_2, transmit_on2_2, transmit_on3_2, transmit_on4_2 dout1_1, dout2_1, dout3_1, dout4_1, dout1_2, dout2_2, dout3_2, dout4_2 end_readout1_1, end_readout2_1, end_readout3_1, end_readout4_1 analog_out vref sc_select end_readout1_2, end_readout2_2, end_readout3_2, end_readout4_2 start_readout1_byp, start_readout2_byp, start_readout3_byp, start_readout4_byp hold mux A, mux A sr_in1, srin2, srin3, srin4 sr_out1, srout2, srout3, srout4  Buffers existants sur l’interDIF actuelle  Pas besoin de Buffer  Buffers existant sur l’interDIF actuelle  4 Buffers additionnels  Buffers existants sur l’interDIF actuelle  Pas besoin de Buffer  Buffers existants sur l’interDIF actuelle NB: Possibilité de supprimer ces buffers ctest  4 Buffers additionnels  Pas besoin de Buffer  1 multiplexeur analogique 4>1 additionnel  1 multiplexeur analogique 4>1 additionnel ????? ou Masse de l’interDIF???  Modif des 4 ampli-op (remplacement par montage à base de resistances???) Connecteur DIF Connecteurs ASU  Déplacement de 1 ou 2 cm vers le bas  connecteurs existants sur l’interDIF actuelle sr_clk1, sr_clk2, sr_clk3, sr_clk4  Buffers existants sur l’interDIF actuelle (option4)

Option5 avec mini FPGA sur InterDIF Cyril, juillet2010Interdif pour ASU microroc19 Mini FPGA interDIF (Igloo Actel) sr_in1, srin2, srin3, srin4 sr_out1, srout2, srout3, srout4 sr_clk1, sr_clk2, sr_clk3, sr_clk4 sr_in sr_out sr_clk start_readout end_readout1 end_readout2 start_readout1_1, start_readout2_1, start_readout3_1, start_readout4_1 end_readout1_1, end_readout2_1, end_readout3_1, end_readout4_1 start_readout1_2, start_readout2_2, start_readout3_2, start_readout4_2 start_readout1_byp, start_readout2_byp, start_readout3_byp, start_readout4_byp end_readout1_2, end_readout2_2, end_readout3_2, end_readout4_2 end_readout1_byp, end_readout2_byp, end_readout3_byp, end_readout4_byp Bypass_ligne2 Bypass_ligne3 Bypass_ligne4 Bypass_ligne1 sc_selectmux A, mux A transmit_on1_1, transmit_on2_1, transmit_on3_1, transmit_on4_1, transmit_on1_2, transmit_on2_2, transmit_on3_2, transmit_on4_2 dout1_1, dout2_1, dout3_1, dout4_1, dout1_2, dout2_2, dout3_2, dout4_2 vref hold analog_out Vers DIFVers ASU Microroc Option5: 21 signaux supplémentaires pour le fpga DIF (+ les 2 signaux Analogiques) 49 I/O

Cyril, juillet2010Interdif pour ASU microroc20 Option5 avec mini FPGA sur InterDIF 8mm Pas des pattes = 0,4mm Marque: Actel Famille: Igloo-nano Modèle retenu: AGLN030 V2-ZQNG68 Nombre max d’I/O = 49 Fournisseur: PN électronique Prix = 6,5 €

Cyril, juillet2010Interdif pour ASU microroc21 Connecteurs actuels pour ASU-HARDROC2

Cyril, juillet2010Interdif pour ASU microroc22 Connecteurs pour ASU-MICROROC (Option5) vref analog_out hold sc_select end_readout4_byp end_readout4_2 4_1 Buffers supplémentaires sur l’interDIF: start_readout4_2 start_readout4_byp sc_select hold start_readout4_2 start_readout4_byp NB: - Possibilité d’enlever « vref » et d’utiliser sa connexion pour « sc_select ». - En d’utilisation de l’interdif actuel, il faudra lever les pattes 10 et 20 des connecteurs 30 points de l’interdif par précaution.

Modifs Composants pour l’interDIF Microroc (option5) Cyril, juillet2010Interdif pour ASU microroc23 transmit_on1_1, transmit_on2_1, transmit_on3_1, transmit_on4_1, transmit_on1_2, transmit_on2_2, transmit_on3_2, transmit_on4_2 dout1_1, dout2_1, dout3_1, dout4_1, dout1_2, dout2_2, dout3_2, dout4_2 analog_out vref sc_select hold mux A, mux A  Buffers existants sur l’interDIF actuelle  Pas besoin de Buffer  Buffers existant sur l’interDIF actuelle  4 Buffers additionnels  Buffers existants sur l’interDIF actuelle  Pas besoin de Buffer  Buffers existants sur l’interDIF actuelle NB: Possibilité de supprimer ces buffers ctest  4 Buffers additionnels  Pas besoin de Buffer  1 multiplexeur analogique 4>1 additionnel  1 multiplexeur analogique 4>1 additionnel ????? ou Masse de l’interDIF???  Modif des 4 ampli-op (remplacement par montage à base de resistances???) Connecteur DIF Connecteurs ASU  Déplacement de 1 ou 2 cm vers le bas  connecteurs existants sur l’interDIF actuelle  Buffers existants sur l’interDIF actuelle sr_in1, srin2, srin3, srin4 sr_out1, srout2, srout3, srout4 sr_clk1, sr_clk2, sr_clk3, sr_clk4 start_readout1_1, start_readout2_1, start_readout3_1, start_readout4_1 end_readout1_1, end_readout2_1, end_readout3_1, end_readout4_1 start_readout1_2, start_readout2_2, start_readout3_2, start_readout4_2 start_readout1_byp, start_readout2_byp, start_readout3_byp, start_readout4_byp end_readout1_2, end_readout2_2, end_readout3_2, end_readout4_2 end_readout1_byp, end_readout2_byp, end_readout3_byp, end_readout4_byp  4 Buffers additionnels  Pas besoin de Buffer 1 FGPA (8x8mm) additionnel 1 Connecteur JTAG additionnel

Conclusion pour l’interDIF Microroc Cyril, 27juillet2010Interdif pour ASU microroc24 En admettant que l’option4 est impossible, il reste à comparer les autres options Fonctions:Option1Option2Option3Option5 Bypass Slow-Control d’un chipPar hard (strap) Par hard (strap) Par hard (strap) Bypass Slow-Control d’une lignePar hard (carte bouchon) Par soft Bypass Readout d’un chipPar hard (strap) Par hard (strap) Par soft (sauf 2 consécutifs) Bypass Readout d’une lignePar hard (carte bouchon) Par soft Nombre de lecture(Dout) en //2444 Choix du Dout d’une ligne (Dout1 ou Dout2) Par soft (restriction) Par hard (strap) Par soft Lecture Analogiqueoui Rajout FPGA interDIFnon oui interDIF Hardroc2 Par hard (strap) Par hard (carte bouchon) Par hard (strap) Par hard (carte bouchon) 2 Par soft (restriction) non