Test de Systèmes Intégrés Digitaux et Mixtes

Slides:



Advertisements
Présentations similaires
Chapitre 2 Modélisation de Fautes
Advertisements

Contrôle des processus : Introduction au Contrôle Qualité
Etablir des procédures de vérification (Etape 11 / Principe 6)
LIRMM 1 Journée Deuxièmes années Département Microélectronique LIRMM.
Validation des Systèmes Informatisés Industriels
Urbanisation des Systèmes d'Information - Henry Boccon-Gibod 1 Urbanisation des SI Alignement Stratégique et optimisation dun Système dInformation.
A NALYSE des M ODES DE D EFAILLANCE DE LEURS E FFETS ET DE LEUR C RITICITE 1.
Module 6 : Gestion et analyse du système DNS
Base de données procédés Bibliothèque d’éléments paramétrés
A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé
Pré étude et modélisation Conception et industrialisation
l'approche ergonomique
EVALUATION DU SYSTEME DE CONTROLE INTERNE :
Journée du Groupe Thématique « Test et Tolérance » Amélioration du Rendement et Fiabilité des Mémoires Marseille, 6 mai 2010 GDR SoC – SiP P. Girard –
Analyse et diagnostic Développement d’Outils
Automatique 2 Parties : - Systèmes Continus - Systèmes Échantillonnés
Bernard HERBAIN IUP3 GEII AMIENS
La revue de projet.
Alain Villemeur Sector
Evaluation des performances en entreprise
Introduction au Génie Logiciel
MAINTENANCE INDUSTRIELLE
SÉMINAIRE DE LANCEMENT DES COURS EN LIGNE
Étude d’un système technique industriel
LA CONCEPTION ET L ’AMÉLIORATIOND’UN SYSTÈME DE PRODUCTION
Techniques de test Boulanger Jean-Louis.
Notion de défaut Événement qui modifie fonctionnement procédé de sorte que performances dégradées ou objectif pas atteint Exemples Dérive de capteur Fuite.
IGL301 - Spécification et vérification des exgiences 1 Chapitre 1 Introduction (ref : Bray chapitre 1)
Formation en alternance
Gestion de Fichiers Tri Interne Efficace et Tri Externe.
TEST ET TESTABILITE DES CIRCUITS INTEGRES DIGITAUX
Contrôle de la qualité à la réception
Introduction Un test sur les tests Ce que n’est pas le test
Progrès technique et logique économique : leur liaison interne
Management de la qualité
Dématérialisation et Carte d’achat
Banc d’essai pour un circuit combinatoire
Objectif de l’IPMVP : « Mesurer et Vérifier les économies d’énergie, donner la preuve de ce que l’on annonce »
Module 8 : Surveillance des performances de SQL Server
DIRECTIVES AUX FINS DU CONTRÔLE A POSTERIORI (CAP) VOLUME 2
Le management de l'IVVQ Processus techniques IVVQ
Supports de formation au SQ Unifié
Institut Supérieur des Sciences Appliquées et de Technologie Sousse
EVOLUTION DU SYSTEME D’INFORMATION
Evaluation de l’apprentissage
1exploitation des services ITIL Définition d’un événement Un événement est une occurrence détectable ou discernable ayant :  une signification sur la.
Introduction L’entreprise Service de terminologie
Les systèmes mono-puce
Vérification dans le cycle de vie GEF492A 2014 Référence: [HvV §14.2, 14.9] Capt Vincent Roberge Collège Militaire Royal du Canada Génie électrique et.
Les méthodes d’aide à la décision en recherche opérationnelle
LA POSE D’UN DIAGNOSTIC Jm bouthors - Consultant
Introduction au Génie Logiciel
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Banc d’essai pour un.
Test et Testabilité des Circuits Intégrés Digitaux
Les types de maintenance
Chapitre 5 Test de circuits séquentiels
Initiation à la conception des systèmes d'informations
LE DATA WAREHOUSE.
Présentation AICHA REVEL INGENIEUR D’ÉTUDE STERIA DEPARTEMENT TRD
Prototypage Rapide Du modèle numérique au modèle physique
Introduction et Généralités sur l’Algorithmique
Année 2006 – 2007 ENSEA © Emeric Rollin
INF3500 : Conception et implémentation de systèmes numériques Pierre Langlois Flot de conception de.
Dos triptyque Plaquette Cycle en V Définitions
Compression de données de test : Réduction du nombre de broches et gain en temps de test Julien DALMASSO, Marie-Lise FLOTTES, Bruno ROUZEYRE {dalmasso,
ELE6306 : Test de systèmes électroniques Test intégré et Modèle de faute de délai Etudiante : S. BENCHIKH Professeur : A. Khouas Département de génie électrique.
Par : Marie-Pier Beauregard, Sébastien Bertrand-Jean, Charles Bisaillon, Alexandre Doyon-Giguère, Olivia Hassaine, Laura Roxana Olmos.
Projet MIKTI : Réunion du THEME V : Evaluation et Maintenance des Ponts Mixtes Pourquoi un tel thème? –Rappels des objectifs du PN: Solutions.
1 Les objectifs spécifiques de chaque TD proposé (1/2) TD 1 – Q1 : prendre en main l'outil de résolution proposé sur un cas simple.
1 Le projet TEMPUS RF2MT Réseau de Formation en Microélectronique pour le Maroc et la Tunisie Khalifa AGUIR Aix Marseille Université (Paul CEZANNE) Congrès.
Transcription de la présentation:

Test de Systèmes Intégrés Digitaux et Mixtes Arnaud Virazel virazel@lirmm.fr

Plan Chapitre 1 : Introduction Chapitre 2 : Modélisation de Fautes Chapitre 3 : Simulation de Fautes Chapitre 4 : Analyse de Testabilité Chapitre 5 : ATPG Chapitre 6 : Test de Circuits Séquentiels Chapitre 7 : Test de Fautes de Délais Chapitre 8 : Test de Mémoires

Chapitre 1 Introduction Arnaud Virazel virazel@lirmm.fr

Vérification et Test Vérifier la correction de la conception Effectuée par simulation, émulation matérielle, preuve formelle Effectuée une fois avant la fabrication Responsable de la qualité de la conception Vérifier la correction du matériel fabriqué Deux étapes : Génération du programme de test réalisée une fois pendant la conception Application du test : tests électriques appliqués au matériel Le test électrique est : appliqué à chaque matériel produit responsable de la qualité du circuit

Réduction du Coût de Production - volume données de test - coût du testeur - temps de test Coût total Coût du test Coût du boîtier Coût du silicium Réduction par augmentation des volumes (boîtier moins cher) ou diminution du nombre de broches Réduction par augmentation des volumes, du rendement et diminution de la surface de la puce

Pourquoi Tester ? Clauses contractuelles au niveau : d’une inspection d’entrée, de performances de fiabilité Imposé par un environnement de plus en plus compétitif où la qualité des produits et leur fiabilité sont parmi les points importants mis en avant par la clientèle (consommateurs)

Quand Tester ? Circuit Plaque Wafer Système

Quand Tester ? Dispositif sous Test Wafer Boîtier Plaque Système Test du processus technologique Test paramétrique Test d’entrée Test du système Test des puces Test logique Test de la plaque nue Test en utilisation Vieillissement Test de la plaque montée Test complet sur échantillon

Le Test est un Filtre OK TEST: testeur, OK séquence, paramètres OK OK Réalité Résultat du Test OK TEST: testeur, séquence, paramètres OK OK OK

Le Test met en Œuvre des Matériels Coûteux (M$)

Définition du Test Le test est possible quand on peut appliquer un stimulus connu à une entité dans un état connu et que la réponse connue peut être évaluée stimulus connu : avoir accès aux entrées de l'entité et appliquer une valeur connue  CONTROLABILITE état connu : déterminisme de l'influence des entrées sur le circuit réponse connue : avoir accès aux sorties de l'entité et comparer la réponse du circuit à une valeur réputée bonne  OBSERVABILITE

Définitions et Terminologie Quelque chose fait que le système ne fonctionne pas : Erreur : comportement erroné observé Faute : déviation de la structure par rapport aux spécifications Défaut : déviation de la réalisation physique par rapport aux spécifications de fabrication Panne : mauvais fonctionnement en opération Test : détection du défaut Diagnostic : détection et localisation du défaut