CFEPP1 ARCHITECTURE I – PORTES LOGIQUES II – UNITES DE MESURE III – HISTORIQUE IV – ORDINATEUR ACTUEL V – COMPOSANTS D’UN ORD.

Présentation au sujet: "CFEPP1 ARCHITECTURE I – PORTES LOGIQUES II – UNITES DE MESURE III – HISTORIQUE IV – ORDINATEUR ACTUEL V – COMPOSANTS D’UN ORD."— Transcription de la présentation:

1

2 CFEPP1 ARCHITECTURE I – PORTES LOGIQUES II – UNITES DE MESURE III – HISTORIQUE IV – ORDINATEUR ACTUEL V – COMPOSANTS D’UN ORD

3 CFEPP2 I – PORTES LOGIQUES

4 CFEPP3 Portes logiques ET (AND) ET (AND) & 0 0 0 0 0 0 & 0 1 0 0 1 0 & 1 1 1 1 1 1

5 CFEPP4 Portes logiques OU (OR) OU (OR) 11 0 1 1 0 1 1 11 0 0 0 0 0 0 11 1 1 1 1 1 1

6 CFEPP5 Portes logiques NON (NOT) NON (NOT) 1 0 1 0 0 1 0 1

7 CFEPP6 Théorèmes de l’algèbre booléenne x + x = xx. x = x x + x = xx. x = x x + 1 = 1x. 0 = 0 x + 1 = 1x. 0 = 0 (x’)’ = x (x’)’ = x Théorème de De Morgan : Théorème de De Morgan : (x + y)’ = x’. y’(x. y)’ = x’ + y’ x + x. y = xx. (x + y) = x x + x. y = xx. (x + y) = x

8 CFEPP7 Addition de deux bits 0 + 1+ 1 1 0 + 0 0 1 + 1+ 1 1 0 report

9 CFEPP8 Semi-additionneur 0 0 0 0 0 0 0 0 0 1 0

10 9 Semi-additionneur 0 1 0 1 0 1 0 1 0 1 1

11 10 Semi-additionneur 1 1 1 0 1 1 1 1 1 0 1

12 CFEPP11 CIRCUIT INTEGRE Les circuits intégrés numériques les plus simples sont des portes logiques (et, ou, non, ….)

13 CFEPP12 L ’«architecture » de NEUMANN Unité Unité arithmétique et logique de commande Mémoire Mémoire Entrées Entrées Sorties Sorties

14 CFEPP13 II – UNITES DE MESURE Traditionnellement un Kilo vaut 1000 =10^3: 1Km = 1000m, 1Kg=1000g en base 2, 1000 n’est pas une puissance de 2, on prend la valeur immédiatement supérieure 1 Kilo = 1024 =2^10 1 Méga = 1 048 576 = 2^20 1 Géga = 1 073 741 824 = 2^30 1 Téra = 1099511627776 = 2^40 1 Ko = 1000 octets 1 Mo = 1000 Ko 1 Go = 1000 Mo 1 To = 1000 Go 1 Kbio = 1024 octets 1 Mbio = 1024 Ko 1 Gbio = 1024 Mo 1 Tbio = 1024 Go Notation standardisée 1998

15 CFEPP14 II – UNITES DE MESURE  Hertz (Hz) : nb d’événement par seconde - Les bus, carte mère, processeur - Les mémoires (RAM,caches,….)  Baud (Bd), 1Bd=1 bit nombre de symbole transmis par seconde (modem).

16 CFEPP15 III - HISTORIQUE

17 CFEPP16 L’ère électrique - Programmation manuelle - 30 Tonnes - SURFACE 1500 m 2 ENIAC par Eckert et Mauchly 1945 (Electronic Numerical Integrator and Computer)

18 CFEPP17 1 er transistor 1947 L’ère électronique

19 CFEPP18 L’ère électronique Invention du transistor (1948)  1er circuit intégré (1958) Texas Instruments  1er ordinateur à transistor (1956) Bell Dimensions réelles 1958,Circuit intégré,Jack KILBY En 2000, il avait obtenu le prix Nobel de physique. «Cette invention a permis l'essor de la micro - électronique sur laquelle reposent aujourd'hui toutes les nouvelles technologies.

20 CFEPP19  1971 Intel vend le premier micro-ordinateur MCS-4 utilisant un micro-processeur Intel 4004  Processeur 4 bits tournant à 108 KHz  2300 transistors en technologie 10 microns  Prix : 200 $ L’ère électronique  1er mini ordinateur : DEC présente (1965)

21 CFEPP20  1976 : Steve Wozniak et Steve Jobs créent le Apple I dans un garage. Cet ordinateur possède :  un clavier  un microprocesseur à 1 Mhz,  4 Ko de RAM  1Ko de mémoire vidéo L’ère électronique

22 CFEPP21 L’ère de la micro-informatique 1981 : IBM lance son 5150 Personal Computer (PC) - processeur Intel 8088 à 4.77 MHz - 64 Ko de Ram, de 40 Ko de Rom - lecteur de disquettes 5"25 - système d'exploitation DOS - prix 3000 $.

23 CFEPP22 L’ère de la micro-informatique 1984 : Macintosh -processeur Intel 68000 à 8 MHz -128 Ko de Ram, de 64 Ko de Rom -lecteur de disquettes 3"1/2 -Souris, clavier -Interface graphique -prix 2500 $

24 CFEPP23 L’ère du multimédia et réseaux 19712002 Processeur 4004 2300 transistors 0,06 Mflops* Pentium IV à 2,4 GHz 55 000 000 transistors 2000 Mflops Nombre de serveurs 23 170 000 000 170 000 000 * Flops: FLoating-point Operation per Second

25 CFEPP24 Loi de Moore (1965): le nombre de transistors sur une puce de circuit intégré double tous les 18 mois. Kilo Mega Giga Tera

26 CFEPP25 EVOLUTION des CI 60 ANS 1958 1.7 mill En 2007 1971 2300 Tr Dual-Core Itanium 2

27 CFEPP26 Evolution du nombre de transistors dans les microprocesseurs. Evolution du nombre de transistors dans les microprocesseurs. 1971 : 4004 : 2 300 transistors 1971 : 4004 : 2 300 transistors 1978 : 8086 : 29 000 transistors 1978 : 8086 : 29 000 transistors 1982 : 80286 275 000 transistors 1982 : 80286 275 000 transistors 1989 : 80486 : 1,16 million de transistors 1989 : 80486 : 1,16 million de transistors 1993 : Pentium : 3,1 millions de transistors 1993 : Pentium : 3,1 millions de transistors 1995 : Pentium Pro : 5,5 millions de transistors 1995 : Pentium Pro : 5,5 millions de transistors 1997 : Pentium II : 27 millions de transistors 1997 : Pentium II : 27 millions de transistors 2001 : Pentium 4 : 42 millions de transistors 2001 : Pentium 4 : 42 millions de transistors 2004 : Pentium Extreme Edition : 169 millions de transistors 2004 : Pentium Extreme Edition : 169 millions de transistors

28 CFEPP27 2006 : Core 2 Duo : 2006 : Core 2 Duo : 291 millions de transistors 2006 : Core 2 Quad : 2006 : Core 2 Quad : 582 millions de transistors 2007 : Dual-Core Itanium 2 : 2007 : Dual-Core Itanium 2 : 1,7 milliards de transistors

29 CFEPP28 III- ORDINATEUR ACTUEL III- ORDINATEUR ACTUEL

30 CFEPP29 Minitower Laptop- Portable- Notebook Desktop II- ORDINATEUR ACTUEL II- ORDINATEUR ACTUEL

31 CFEPP30 1- CONSTITUANTS Les constituants d’un ordinateur sont: l’écranl’écran Unité centraleUnité centrale ClavierClavier SourisSouris II- ORDINATEUR ACTUEL II- ORDINATEUR ACTUEL

32 CFEPP31 II- ORDINATEUR ACTUEL II- ORDINATEUR ACTUEL

33 CFEPP32 traitement résultat données Principe de base ?

34 CFEPP33 COMPOSANTS DE L’ U C

35 CFEPP34 1 – carte mère 2 – processeur 3 – mémoires 4 – disque dur 5 – alimentation 6 – carte PCI 7 – lecteur CD-ROM 8 – ports E/S COMPOSANTS DE L’ U C

36 CFEPP35 1 - CARTE MERE df

37 CFEPP36 Carte mère

38 CFEPP37 Chipset : Chipset :

39 CFEPP38 2 – Processeur (CPU)

40 CFEPP39 JUILLET 2008AOUT 2008

41 CFEPP40 2 – Processeur (CPU) Le processeur (CPU, pour Central Processing Unit, soit Unité Centrale de Traitement ) est le cerveau de l'ordinateur, il permet de manipuler des informations numériques, et d'exécuter les instructions stockées en mémoire.numériques Le processeur est un circuit électronique cadencé au rythme d'une horloge interne, La fréquence d'horloge (appelée également cycle, correspondant au nombre d'impulsions par seconde, s'exprime en Hertz (Hz).

42 CFEPP41 Ainsi, un ordinateur à 2.4 GHz possède une horloge envoyant 2400 millions de battements par seconde. La fréquence d'horloge est généralement un multiple de la fréquence du système (FSB, Front-Side Bus), c'est-à-dire un multiple de la fréquence de la carte mère

43 CFEPP42 A chaque top d'horloge le processeur exécute une action, correspondant à une instruction ou une partie d'instruction. L'indicateur appelé CPI (Cycles Par Instruction) permet de représenter le nombre moyen de cycles d’horloge nécessaire à l’exécution d’une instruction sur un microprocesseur. La puissance du processeur peut ainsi être caractérisée par le nombre d'instructions qu'il est capable de traiter par seconde. L'unité utilisée est le MIPS (Millions d'Instructions Par Seconde) La puissance du processeur peut ainsi être caractérisée par le nombre d'instructions qu'il est capable de traiter par seconde. L'unité utilisée est le MIPS (Millions d'Instructions Par Seconde) 2 – Processeur (CPU)

44 CFEPP43 Une instruction est l'opération élémentaire que le processeur peut accomplir. Les instructions sont stockées dans la mémoire principale, en vue d'être traitée par le processeur. Une instruction est composée de deux champs : Une instruction est l'opération élémentaire que le processeur peut accomplir. Les instructions sont stockées dans la mémoire principale, en vue d'être traitée par le processeur. Une instruction est composée de deux champs : le code opération, représentant l'action que le processeur doit accomplir ; le code opération, représentant l'action que le processeur doit accomplir ; le code opérande, définissant les paramètres de l'action. Le code opérande dépend de l'opération. Il peut s'agir d'une donnée ou bien d'une adresse mémoire. le code opérande, définissant les paramètres de l'action. Le code opérande dépend de l'opération. Il peut s'agir d'une donnée ou bien d'une adresse mémoire. code opération code opérande Instruction =~ 1 à 4 octets selon le type de données

45 CFEPP44 Mémoire centrale Décodeur colonne Décodeur ligne Bus des adresses Bus des données Bus des commandes

46 CFEPP45 Décodage adresse mémoire centrale Bus des adresses 1000 1011 1011 1000 Décodage ligne Décodage colonne 8B8B

47

48 CFEPP47

49 CFEPP48

50 CFEPP49 Processeur(s)‏

51 CFEPP50 Architecture classique d’un processeur 1. Lire une instruction (à l’adresse indiquée)‏ 2. Décoder l’instruction calculer (éventuellement) les adresses des opérandes et les lire 3. Exécuter l’instruction 4. Ecrire (éventuellement) le résultat en mémoire

52 CFEPP51 Architecture classique d’un processeur Schéma classique simplifié mémoire données contrôle registres données registre instruction décodeur adresses UAL données contrôle adresses registre instruction décodeur registres données UAL

53 CFEPP52 Architecture classique d’un processeur Idée : tirer parti de l'indépendance de certaines unités fonctionnelles décodage lect. op.calcul écriture lect. instr décodage lect. op. calcul écriture lect. instr décodage lect. op.calcul écriture décodage lect. op.calcul écriture lect. instr décodage lect. op.calcul écriture lect. instr décodage lect. op.calcul lect. instr Si tout se passe bien : on traite 5 fois plus d'instructions en moyenne Pipeline profond (20 niveaux)‏

54 CFEPP53 Architecture classique d’un processeur Soit un processeur où 5 cycles sont nécessaires pour accomplir une instruction: Soit un processeur où 5 cycles sont nécessaires pour accomplir une instruction: 1.IF (Instruction Fetch) charge l'instruction à exécuter dans le pipeline 2.ID (Instruction Decode) décode l'instruction et adresse les registres 3.EX (Execute) exécute l'instruction (par la ou les unités arithmétiques et logiques) 4.MEM (Memory), dénote un transfert depuis un registre vers la mémoire ou de la mémoire vers un registre 5.WB (Write Back) stocke le résultat dans un registre. La source peut être la mémoire ou bien un registre

55 CFEPP54 Architecture classique d’un processeur Architecture non-pipelinée : Architecture non-pipelinée : Architecture pipelinée : Architecture pipelinée :

56 CFEPP55

57 CFEPP56 Le BUS Gère les communications entre les différentes unités fonctionnelles : Gère les communications entre les différentes unités fonctionnelles : processeur,processeur, mémoire,mémoire, contrôleur de disques,contrôleur de disques, carte graphique,carte graphique, etc.etc. Sa vitesse est prépondérante ! Sa vitesse est prépondérante !

58 CFEPP57 Structure d'un ordinateur bus des données RAM ROM E/S écran clavier disques bus de contrôle bus des adresses processeur

59 CFEPP58 Communiquer Bus interne au processeur communication entre les unités fonctionnelles fils + circuits pour la synchronisation vitesse de communication : fréquence du processeur Bus pour le cache communication entre un cache externe et le processeur vitesse de communication : proche de celle du processeur

60 CFEPP59 Mémoriser Critères d'évaluation des mémoires Temps d'accès Capacité Coût par bit Plusieurs niveaux Différentes technologies Registres Mémoire cache Mémoire centrale Mémoire de masse Vitesse _ + _ + Capacité Coût Proximité du processeur

61 CFEPP60

62 CFEPP61 Mémoriser Registres Registres –Conservation des informations proche de l’UAL –Stockage des opérandes et des résultats intermédiaires Mémoire cache Mémoire cache –Tampon entre l'unité centrale et la mémoire centrale –Accélération des accès

63 CFEPP62 Mémoriser Mémoire centrale Mémoire centrale –Organe principal de rangement des informations –Utilisées par l'unité centrale (instructions et données) –Mémoire vive (RAM – Random Access Memory) –Mémoire morte (ROM – Read Only Memory) Mémoire de masse Mémoire de masse –Disques durs –Disquettes, CD-ROM –Bandes magnétiques –CD-ROM spéciaux

64 CFEPP63 Mémoriser La mémoire doit conserver la trace du passage du courant  Mémoire = ensemble de composants électroniques capables de mémoriser chacun un bit Il existe plusieurs technologies permettant de conserver la trace du courant, correspondant à plusieurs types de mémoire. - mémoires mortes - mémoires statiques - mémoires dynamiques - mémoires de masse : magnétiques ou optiques RAM : infos perdues hors alimentation électrique } } ROM : infos conservées même hors alimentation électrique

65 CFEPP64 Mémoriser (mémoires statiques) Circuits séquentiels Circuits séquentiels –l’état d’un circuit séquentiel dépend de ses entrées, ainsi que de l’état précédent –circuit séquentiel de base : bascule Bascule à deux états stables (0 ou 1), permet de mémoriser un bit Bascule à deux états stables (0 ou 1), permet de mémoriser un bit –Bascule asynchrone : prend en compte la valeur de ses entrées à tout moment –Bascule synchrone  asservie à une horloge  les modifications des signaux d'entrée entre deux tops d'horloge sont sans incidence sur la valeur de sortie

66 CFEPP65 Mémoriser Les mémoires statiques (SRAM – Static RAM) sont rapides … mais chères Les mémoires statiques (SRAM – Static RAM) sont rapides … mais chères Les mémoires dynamiques (DRAM – Dynamic RAM) Les mémoires dynamiques (DRAM – Dynamic RAM) –Un seul transistor couplé à un condensateur pour stocker un bit (≠ 6 transistors par bit en SRAM) –Le condensateur se décharge progressivement entrainant la perte de l'information  Le circuit doit être rafraîchi périodiquement (plusieurs milliers de fois par seconde) –Cycle de rafraîchissement –Cycle de rafraîchissement : ~15ns –Pour chaque bit : lire sa valeur et la réécrire immédiatement –Transistors rangés sous forme de matrice (tableau bi-dimensionnel)

67 CFEPP66 Mémoriser mémoires statiques / dynamiques SRAM - plus rapide - plus coûteuse - taille plus importante DRAM - circuit de rafraîchissement → plus lente - fabrication plus simple → moins coûteuse - densité d'intégration plus grande (facteur 4) Utilisée pour les caches Utilisée pour la mémoire centrale

68 CFEPP67 La mémoire vive

69 CFEPP68 Le disque dur

70 CFEPP69 De plus près…

71 CFEPP70 De plus près … Capacité d'un disque dur peut être calculée ainsi : nombre de cylindres * nombre de têtes * nombre de secteurs * nombre d'octets/secteur Performances : temps de recherche, temps de transfert, …

72 CFEPP71 Mémoriser supports optiques : disques optiques cuvette dans la pellicule réfléchissante trou dans la pellicule réfléchissante indice de réfraction du substrat transparent Principe : rayon laser envoyé sur une surface réfléchissante. On observe (ou non) un rayon réfléchi. – modifiable 1 fois (Recordable) – effaçable (Rewritable)

73 CFEPP72 Mémoriser hiérarchie mémoire : caractéristiques

74 CFEPP73 Les cartes additionnelles Sur les slots de la carte mère Sur les slots de la carte mère Quelques cartes fréquentes : Quelques cartes fréquentes : –Réseau –Vidéo –Son –SCSI / RAID –TV

75 CFEPP74 La carte vidéo

76 CFEPP75 Périphériques entrées/sorties Par définition, un périphérique n'est pas indispensable au démarrage : Clavier / Souris Clavier / Souris Ecran Ecran Scanner, imprimante Scanner, imprimante Webcam Webcam Modem Modem

77 CFEPP76 Ports additionnels Permettent de brancher les périphériques Parallèle Parallèle Série Série USB USB PS/2 PS/2 Firewire Firewire......

78 CFEPP77 Lecteurs CDROM / DVDROM (et graveurs...)‏ CDROM / DVDROM (et graveurs...)‏ Disquette Disquette Bandes magnétiques (sauvegardes)‏ Bandes magnétiques (sauvegardes)‏ Lecteurs de cartes mémoires Lecteurs de cartes mémoires

79 CFEPP78 Le lecteur/graveur DVD

80 CFEPP79 Ecran Taille de la diagonale Taille de la diagonale Résolution (nombre de points)‏ Résolution (nombre de points)‏ Fréquence de rafraîchissement Fréquence de rafraîchissement CRT (tube) vs TFT (plat)‏ CRT (tube) vs TFT (plat)‏ TFT : Luminosité, angle de vue,... TFT : Luminosité, angle de vue,...

81 CFEPP80 A suivre : le système... MémoireAppellation Fréquence (RAM) Fréquence (FSB) Débit DDR200PC1600 200 MHz 100 MHz 1,6 Go/s DDR266PC2100 266 MHz 133 MHz 2,1 Go/s DDR333PC2700 333 MHz 166 MHz 2,7 Go/s DDR400PC3200 400 MHz 200 MHz 3,2 Go/s DDR433PC3500 433 MHz 217 MHz 3,5 Go/s DDR466PC3700 466 MHz 233 MHz 3,7 Go/s DDR500PC4000 500 MHz 250 MHz 4 Go/s DDR533PC4200 533 MHz 266 MHz 4,2 Go/s DDR538PC4300 538 MHz 269 MHz 4,3 Go/s DDR550PC4400 550 MHz 275 MHz 4,4 Go/s DDR2-400PC2-3200 400 MHz 100 MHz 3,2 Go/s DDR2-533PC2-4300 533 MHz 133 MHz 4,3 Go/s DDR2-667PC2-5300 667 MHz 167 MHz 5,3 Go/s DDR2-675PC2-5400 675 MHz 172,5 MHz 5,4 Go/s DDR2-800PC2-6400 800 MHz 200 MHz 6,4 Go/s

82 CFEPP81

83 CFEPP82

84 CFEPP83

85 CFEPP84

86 CFEPP85

87 CFEPP86

88 CFEPP87

89 CFEPP88

90 CFEPP89 Type de mémoire vive nombre de bits (+ parité éventuelle) bande passante Processeurs (largeur du bus de données externe) nombre par banc simm 30 Contact 8 (9) 286, 386SX (16 bits) par 2 386DX, 486 (32 bits) par 4 simm 72 contact 32 (36) 486 (32 bits) par 1 Pentium (64 bits) par 2 FPM 176 MB/s EDO32 264 MB/s Pentium (64 bits) par 2 SDram 66 Mhz 64 64 528 Mhz Pentium par 1 Pentium II, celeron par 1 SDRam 100 Mhz 64 800 MB/s Pentium II 100 Mhz par 1 SDRam 133 Mhz 64 1,06 GB/s Pentium III (Via chipset VIA), Athlon par 1 RamBus64 1,6 GB (version PC800) Pentium III par 1 DDR et DDR2 64 Pentum IV, Core 2 Duo, Athlon 64, Opteron par 1

91 CFEPP90

92 CFEPP91

93 Accumulateur A Accumulateur B Registre d’état Compteur Ordinal (PC) Pointeur de pile (SP) Registre d'index X Registre d'index Y ALU Registre d'instruction Décodeur d'instructions Unité de commande Mémoire Bus de données Bus d'adresses Architecture du 68HC11 0000 …. 8000 8001 8002 8003 …. FFFF …. E0FF ….

94 CFEPP93 0F A2 89 8000 EFFF 0002 E00F ALU Registre d'instruction Décodeur d'instructions Unité de commande Mémoire Bus de données Bus d'adresses 0000 …. 8000 8001 8002 8003 …. FFFF …. E0FF …. BB E0 FF 25 Juste après le transfert du programme en mémoire Le programme est stocké en mémoire Le PC est initialisé à l’adresse de la première instruction du programme Registres et mémoires conservent les valeurs qu’ils avaient lors du précédent programme

95 CFEPP94 0F A2 89 8000 EFFF 0002 E00F ALU Registre d'instruction Décodeur d'instructions Unité de commande Mémoire Bus de données Bus d'adresses 0000 …. 8000 8001 8002 8003 …. FFFF …. E0FF …. BB E0 FF 25 Premier cycle du processeur : lecture de l’instruction 8000 BB 8001

96 CFEPP95 0F A2 89 8001 EFFF 0002 E00F ALU Registre d'instruction Décodeur d'instructions Unité de commande Mémoire Bus de données Bus d'adresses 0000 …. 8000 8001 8002 8003 …. FFFF …. E0FF …. BB E0 FF 25 Second cycle du processeur : lecture du premier opérande BB 8001 BB E0 8002

97 CFEPP96 0F A2 89 8003 EFFF 0002 E00F ALU Décodeur d'instructions Unité de commande Mémoire Bus de données Bus d'adresses 0000 …. 8000 8001 8002 8003 …. FFFF …. E0FF …. BB E0 FF 25 BB E0FF Quatriéme cycle du processeur : exécution de l’opération E0FF 25 0F + 34 A0

98 CFEPP97

99 CFEPP98

100 CFEPP99 PC

101 CFEPP100 Carte mère

102 CFEPP101 Carte mère

103 CFEPP102

104 CFEPP103

105 CFEPP104 Codage binaire

106 CFEPP105

107 CFEPP106

108 CFEPP107