La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Le Bus S.P.I © T.Berenguer. Bus de communication entre circuits Mode série synchrone Fonctionnement en mode full duplex De type maître / esclave Pas de.

Présentations similaires


Présentation au sujet: "Le Bus S.P.I © T.Berenguer. Bus de communication entre circuits Mode série synchrone Fonctionnement en mode full duplex De type maître / esclave Pas de."— Transcription de la présentation:

1 Le Bus S.P.I © T.Berenguer

2 Bus de communication entre circuits Mode série synchrone Fonctionnement en mode full duplex De type maître / esclave Pas de contrôle des données ni de contrôle de flux. Serial Peripheral Interface

3 Applications du bus SPI Extension de bus 2 x 8 bits 8 CNA 12 bits LTC2636 Afficheur LCD LCD graphique 84 x 48 pixels Mémoire EEPROM, FLASH..

4 Bus SPI : Principe Données Maître -> esclave Horloge Maître -> esclave Registre à décalage Données Esclave -> maître Registre EMISSION / RECEPTION

5 L'interface SPI spécifie 4 signaux : SCLK ( clock ) –horloge MOSI ( master output, slave input ) –sortie donnée maître, entrée donnée esclave MISO ( master input, slave output ) –entrée donnée maître, sortie donnée esclave SS ( slave select ) –sélection esclave Bus SPI : les signaux

6 Un seul esclave 4 signaux Sélection esclave Optionnel Un seul esclave câblage minimum Bus SPI : câblage 1 / 3

7 Bus SPI : câblage 2 / 3 Plusieurs esclaves Signaux du bus 3 esclaves = 3 signaux de sélection (SS = Slave Select) Un seul esclave actif à la fois

8 Bus SPI : câblage 3 / 3 Plusieurs esclaves en daisy chain – Guirlande – Cascade – Série – …… Sélection simultanée des esclaves Les esclaves sont en série ES->ES->ES->..

9 Le signal d horloge 1 / 2 Trois paramètres : La fréquence d'horloge. La polarité de l'horloge, paramètre CPOL ( Clock polarity ) La phase de l'horloge, paramètre CPHA ( Clock phase ). CPOL et CPHA ont deux état possible : 4 possibilités de configuration. Les configurations étant incompatibles entre elles : Maître et esclave doivent avoir les mêmes paramètres. La fréquence de l horloge est fixée par le maître : Elle doit tenir compte des possibilités de l esclave. Pas de contrainte sur la précision.

10 Le signal d horloge 2 / 2

11 Signaux sur le bus SPI 1 / 2 Exemple : autorisation d écriture dans une EEPROM Sélection -CS = 0 Horloge - Sur front µC -> Le MSB en premier Sortie EEPROM -En haute impédance

12 Signaux sur le bus SPI 2 / 2 Exemple : lecture du registre détat d une EEPROM Sélection -CS = 0 Horloge - Sur front µC -> Le MSB en premier Sortie EEPROM -En haute impédance EEPROM -> Le MSB en premier

13 SSPCON1 : registre de contrôle SSPSTAT : registre d état Les registres SPI du PIC 1 / 2 Boîtier DIP28 Le SPI dispose de 4 registres : SSPSR : non accessible directement. SSPBUF : pour lire et écrire les données

14 Les registres SPI du PIC 2 / 2

15 Le Bus SPI fin de transmission... © T.Berenguer


Télécharger ppt "Le Bus S.P.I © T.Berenguer. Bus de communication entre circuits Mode série synchrone Fonctionnement en mode full duplex De type maître / esclave Pas de."

Présentations similaires


Annonces Google