Télécharger la présentation
La présentation est en train de télécharger. S'il vous plaît, attendez
1
Générateur de pattern numérique FIFOFIFO GPIOTX/RXGPIOTX/RX Addr data (32bits*2) Contrôleur Mémoire DDR Externe(TX/RX) 1 (2) DMA + UC gestion signaux ANN r/w U A R T 1 (1) Circuit Horloge (3) Circuit reset Trigger DMA+init ANN PC Bridge USB/FTDI DDR externe 32M*16 bits ANN Carte développement FPGA 20Mbit/s Débit: -14 @37,5MHz -12 @150MHz Débit: -16@200Mhz 1Rémi Pallas-LEAD
2
Accélérateur matériel: -14 bits données entrée -2*6 bits données sortie -2 signaux RS232 -5 signaux de contrôle -3 horloges Total besoin: 36 IO single ended? Carte Avnet: Extension MXP: 19 I/0s single ended (J1) Extension MXP: 8 I/Os différentielles Header J8 et J6: 2*8 I/0s single ended Total: 35 IO single ended + 8 différentielles
3
Besoin application -24 bits de données -4 bits de contrôle Besoin total: 28+36=64 Capacité carte Avnet -33 lignes données différentielles -2 lignes d’horloge différentielles Capacité carte (user I/O,SAMTEC): 76
Présentations similaires
