CFEPP1 ARCHITECTURE I – PORTES LOGIQUES II – UNITES DE MESURE III – HISTORIQUE IV – ORDINATEUR ACTUEL V – COMPOSANTS D’UN ORD

CFEPP2 I – PORTES LOGIQUES

CFEPP3 Portes logiques ET (AND) ET (AND) & & &

CFEPP4 Portes logiques OU (OR) OU (OR) 1 1 1

CFEPP5 Portes logiques NON (NOT) NON (NOT)

CFEPP6 Théorèmes de l’algèbre booléenne x + x = xx. x = x x + x = xx. x = x x + 1 = 1x. 0 = 0 x + 1 = 1x. 0 = 0 (x’)’ = x (x’)’ = x Théorème de De Morgan : Théorème de De Morgan : (x + y)’ = x’. y’(x. y)’ = x’ + y’ x + x. y = xx. (x + y) = x x + x. y = xx. (x + y) = x

CFEPP7 Addition de deux bits report

CFEPP8 Semi-additionneur

9 Semi-additionneur

10 Semi-additionneur

CFEPP11 CIRCUIT INTEGRE Les circuits intégrés numériques les plus simples sont des portes logiques (et, ou, non, ….)

CFEPP12 L ’«architecture » de NEUMANN Unité Unité arithmétique et logique de commande Mémoire Mémoire Entrées Entrées Sorties Sorties

CFEPP13 II – UNITES DE MESURE Traditionnellement un Kilo vaut 1000 =10^3: 1Km = 1000m, 1Kg=1000g en base 2, 1000 n’est pas une puissance de 2, on prend la valeur immédiatement supérieure 1 Kilo = 1024 =2^10 1 Méga = = 2^20 1 Géga = = 2^30 1 Téra = = 2^40 1 Ko = 1000 octets 1 Mo = 1000 Ko 1 Go = 1000 Mo 1 To = 1000 Go 1 Kbio = 1024 octets 1 Mbio = 1024 Ko 1 Gbio = 1024 Mo 1 Tbio = 1024 Go Notation standardisée 1998

CFEPP14 II – UNITES DE MESURE  Hertz (Hz) : nb d’événement par seconde - Les bus, carte mère, processeur - Les mémoires (RAM,caches,….)  Baud (Bd), 1Bd=1 bit nombre de symbole transmis par seconde (modem).

CFEPP15 III - HISTORIQUE

CFEPP16 L’ère électrique - Programmation manuelle - 30 Tonnes - SURFACE 1500 m 2 ENIAC par Eckert et Mauchly 1945 (Electronic Numerical Integrator and Computer)

CFEPP17 1 er transistor 1947 L’ère électronique

CFEPP18 L’ère électronique Invention du transistor (1948)  1er circuit intégré (1958) Texas Instruments  1er ordinateur à transistor (1956) Bell Dimensions réelles 1958,Circuit intégré,Jack KILBY En 2000, il avait obtenu le prix Nobel de physique. «Cette invention a permis l'essor de la micro - électronique sur laquelle reposent aujourd'hui toutes les nouvelles technologies.

CFEPP19  1971 Intel vend le premier micro-ordinateur MCS-4 utilisant un micro-processeur Intel 4004  Processeur 4 bits tournant à 108 KHz  2300 transistors en technologie 10 microns  Prix : 200 $ L’ère électronique  1er mini ordinateur : DEC présente (1965)

CFEPP20  1976 : Steve Wozniak et Steve Jobs créent le Apple I dans un garage. Cet ordinateur possède :  un clavier  un microprocesseur à 1 Mhz,  4 Ko de RAM  1Ko de mémoire vidéo L’ère électronique

CFEPP21 L’ère de la micro-informatique 1981 : IBM lance son 5150 Personal Computer (PC) - processeur Intel 8088 à 4.77 MHz - 64 Ko de Ram, de 40 Ko de Rom - lecteur de disquettes 5"25 - système d'exploitation DOS - prix 3000 $.

CFEPP22 L’ère de la micro-informatique 1984 : Macintosh -processeur Intel à 8 MHz -128 Ko de Ram, de 64 Ko de Rom -lecteur de disquettes 3"1/2 -Souris, clavier -Interface graphique -prix 2500 $

CFEPP23 L’ère du multimédia et réseaux Processeur transistors 0,06 Mflops* Pentium IV à 2,4 GHz transistors 2000 Mflops Nombre de serveurs * Flops: FLoating-point Operation per Second

CFEPP24 Loi de Moore (1965): le nombre de transistors sur une puce de circuit intégré double tous les 18 mois. Kilo Mega Giga Tera

CFEPP25 EVOLUTION des CI 60 ANS mill En Tr Dual-Core Itanium 2

CFEPP26 Evolution du nombre de transistors dans les microprocesseurs. Evolution du nombre de transistors dans les microprocesseurs : 4004 : transistors 1971 : 4004 : transistors 1978 : 8086 : transistors 1978 : 8086 : transistors 1982 : transistors 1982 : transistors 1989 : : 1,16 million de transistors 1989 : : 1,16 million de transistors 1993 : Pentium : 3,1 millions de transistors 1993 : Pentium : 3,1 millions de transistors 1995 : Pentium Pro : 5,5 millions de transistors 1995 : Pentium Pro : 5,5 millions de transistors 1997 : Pentium II : 27 millions de transistors 1997 : Pentium II : 27 millions de transistors 2001 : Pentium 4 : 42 millions de transistors 2001 : Pentium 4 : 42 millions de transistors 2004 : Pentium Extreme Edition : 169 millions de transistors 2004 : Pentium Extreme Edition : 169 millions de transistors

CFEPP : Core 2 Duo : 2006 : Core 2 Duo : 291 millions de transistors 2006 : Core 2 Quad : 2006 : Core 2 Quad : 582 millions de transistors 2007 : Dual-Core Itanium 2 : 2007 : Dual-Core Itanium 2 : 1,7 milliards de transistors

CFEPP28 III- ORDINATEUR ACTUEL III- ORDINATEUR ACTUEL

CFEPP29 Minitower Laptop- Portable- Notebook Desktop II- ORDINATEUR ACTUEL II- ORDINATEUR ACTUEL

CFEPP30 1- CONSTITUANTS Les constituants d’un ordinateur sont: l’écranl’écran Unité centraleUnité centrale ClavierClavier SourisSouris II- ORDINATEUR ACTUEL II- ORDINATEUR ACTUEL

CFEPP31 II- ORDINATEUR ACTUEL II- ORDINATEUR ACTUEL

CFEPP32 traitement résultat données Principe de base ?

CFEPP33 COMPOSANTS DE L’ U C

CFEPP34 1 – carte mère 2 – processeur 3 – mémoires 4 – disque dur 5 – alimentation 6 – carte PCI 7 – lecteur CD-ROM 8 – ports E/S COMPOSANTS DE L’ U C

CFEPP CARTE MERE df

CFEPP36 Carte mère

CFEPP37 Chipset : Chipset :

CFEPP38 2 – Processeur (CPU)

CFEPP39 JUILLET 2008AOUT 2008

CFEPP40 2 – Processeur (CPU) Le processeur (CPU, pour Central Processing Unit, soit Unité Centrale de Traitement ) est le cerveau de l'ordinateur, il permet de manipuler des informations numériques, et d'exécuter les instructions stockées en mémoire.numériques Le processeur est un circuit électronique cadencé au rythme d'une horloge interne, La fréquence d'horloge (appelée également cycle, correspondant au nombre d'impulsions par seconde, s'exprime en Hertz (Hz).

CFEPP41 Ainsi, un ordinateur à 2.4 GHz possède une horloge envoyant 2400 millions de battements par seconde. La fréquence d'horloge est généralement un multiple de la fréquence du système (FSB, Front-Side Bus), c'est-à-dire un multiple de la fréquence de la carte mère

CFEPP42 A chaque top d'horloge le processeur exécute une action, correspondant à une instruction ou une partie d'instruction. L'indicateur appelé CPI (Cycles Par Instruction) permet de représenter le nombre moyen de cycles d’horloge nécessaire à l’exécution d’une instruction sur un microprocesseur. La puissance du processeur peut ainsi être caractérisée par le nombre d'instructions qu'il est capable de traiter par seconde. L'unité utilisée est le MIPS (Millions d'Instructions Par Seconde) La puissance du processeur peut ainsi être caractérisée par le nombre d'instructions qu'il est capable de traiter par seconde. L'unité utilisée est le MIPS (Millions d'Instructions Par Seconde) 2 – Processeur (CPU)

CFEPP43 Une instruction est l'opération élémentaire que le processeur peut accomplir. Les instructions sont stockées dans la mémoire principale, en vue d'être traitée par le processeur. Une instruction est composée de deux champs : Une instruction est l'opération élémentaire que le processeur peut accomplir. Les instructions sont stockées dans la mémoire principale, en vue d'être traitée par le processeur. Une instruction est composée de deux champs : le code opération, représentant l'action que le processeur doit accomplir ; le code opération, représentant l'action que le processeur doit accomplir ; le code opérande, définissant les paramètres de l'action. Le code opérande dépend de l'opération. Il peut s'agir d'une donnée ou bien d'une adresse mémoire. le code opérande, définissant les paramètres de l'action. Le code opérande dépend de l'opération. Il peut s'agir d'une donnée ou bien d'une adresse mémoire. code opération code opérande Instruction =~ 1 à 4 octets selon le type de données

CFEPP44 Mémoire centrale Décodeur colonne Décodeur ligne Bus des adresses Bus des données Bus des commandes

CFEPP45 Décodage adresse mémoire centrale Bus des adresses Décodage ligne Décodage colonne 8B8B

CFEPP47

CFEPP48

CFEPP49 Processeur(s)‏

CFEPP50 Architecture classique d’un processeur 1. Lire une instruction (à l’adresse indiquée)‏ 2. Décoder l’instruction calculer (éventuellement) les adresses des opérandes et les lire 3. Exécuter l’instruction 4. Ecrire (éventuellement) le résultat en mémoire

CFEPP51 Architecture classique d’un processeur Schéma classique simplifié mémoire données contrôle registres données registre instruction décodeur adresses UAL données contrôle adresses registre instruction décodeur registres données UAL

CFEPP52 Architecture classique d’un processeur Idée : tirer parti de l'indépendance de certaines unités fonctionnelles décodage lect. op.calcul écriture lect. instr décodage lect. op. calcul écriture lect. instr décodage lect. op.calcul écriture décodage lect. op.calcul écriture lect. instr décodage lect. op.calcul écriture lect. instr décodage lect. op.calcul lect. instr Si tout se passe bien : on traite 5 fois plus d'instructions en moyenne Pipeline profond (20 niveaux)‏

CFEPP53 Architecture classique d’un processeur Soit un processeur où 5 cycles sont nécessaires pour accomplir une instruction: Soit un processeur où 5 cycles sont nécessaires pour accomplir une instruction: 1.IF (Instruction Fetch) charge l'instruction à exécuter dans le pipeline 2.ID (Instruction Decode) décode l'instruction et adresse les registres 3.EX (Execute) exécute l'instruction (par la ou les unités arithmétiques et logiques) 4.MEM (Memory), dénote un transfert depuis un registre vers la mémoire ou de la mémoire vers un registre 5.WB (Write Back) stocke le résultat dans un registre. La source peut être la mémoire ou bien un registre

CFEPP54 Architecture classique d’un processeur Architecture non-pipelinée : Architecture non-pipelinée : Architecture pipelinée : Architecture pipelinée :

CFEPP55

CFEPP56 Le BUS Gère les communications entre les différentes unités fonctionnelles : Gère les communications entre les différentes unités fonctionnelles : processeur,processeur, mémoire,mémoire, contrôleur de disques,contrôleur de disques, carte graphique,carte graphique, etc.etc. Sa vitesse est prépondérante ! Sa vitesse est prépondérante !

CFEPP57 Structure d'un ordinateur bus des données RAM ROM E/S écran clavier disques bus de contrôle bus des adresses processeur

CFEPP58 Communiquer Bus interne au processeur communication entre les unités fonctionnelles fils + circuits pour la synchronisation vitesse de communication : fréquence du processeur Bus pour le cache communication entre un cache externe et le processeur vitesse de communication : proche de celle du processeur

CFEPP59 Mémoriser Critères d'évaluation des mémoires Temps d'accès Capacité Coût par bit Plusieurs niveaux Différentes technologies Registres Mémoire cache Mémoire centrale Mémoire de masse Vitesse _ + _ + Capacité Coût Proximité du processeur

CFEPP60

CFEPP61 Mémoriser Registres Registres –Conservation des informations proche de l’UAL –Stockage des opérandes et des résultats intermédiaires Mémoire cache Mémoire cache –Tampon entre l'unité centrale et la mémoire centrale –Accélération des accès

CFEPP62 Mémoriser Mémoire centrale Mémoire centrale –Organe principal de rangement des informations –Utilisées par l'unité centrale (instructions et données) –Mémoire vive (RAM – Random Access Memory) –Mémoire morte (ROM – Read Only Memory) Mémoire de masse Mémoire de masse –Disques durs –Disquettes, CD-ROM –Bandes magnétiques –CD-ROM spéciaux

CFEPP63 Mémoriser La mémoire doit conserver la trace du passage du courant  Mémoire = ensemble de composants électroniques capables de mémoriser chacun un bit Il existe plusieurs technologies permettant de conserver la trace du courant, correspondant à plusieurs types de mémoire. - mémoires mortes - mémoires statiques - mémoires dynamiques - mémoires de masse : magnétiques ou optiques RAM : infos perdues hors alimentation électrique } } ROM : infos conservées même hors alimentation électrique

CFEPP64 Mémoriser (mémoires statiques) Circuits séquentiels Circuits séquentiels –l’état d’un circuit séquentiel dépend de ses entrées, ainsi que de l’état précédent –circuit séquentiel de base : bascule Bascule à deux états stables (0 ou 1), permet de mémoriser un bit Bascule à deux états stables (0 ou 1), permet de mémoriser un bit –Bascule asynchrone : prend en compte la valeur de ses entrées à tout moment –Bascule synchrone  asservie à une horloge  les modifications des signaux d'entrée entre deux tops d'horloge sont sans incidence sur la valeur de sortie

CFEPP65 Mémoriser Les mémoires statiques (SRAM – Static RAM) sont rapides … mais chères Les mémoires statiques (SRAM – Static RAM) sont rapides … mais chères Les mémoires dynamiques (DRAM – Dynamic RAM) Les mémoires dynamiques (DRAM – Dynamic RAM) –Un seul transistor couplé à un condensateur pour stocker un bit (≠ 6 transistors par bit en SRAM) –Le condensateur se décharge progressivement entrainant la perte de l'information  Le circuit doit être rafraîchi périodiquement (plusieurs milliers de fois par seconde) –Cycle de rafraîchissement –Cycle de rafraîchissement : ~15ns –Pour chaque bit : lire sa valeur et la réécrire immédiatement –Transistors rangés sous forme de matrice (tableau bi-dimensionnel)

CFEPP66 Mémoriser mémoires statiques / dynamiques SRAM - plus rapide - plus coûteuse - taille plus importante DRAM - circuit de rafraîchissement → plus lente - fabrication plus simple → moins coûteuse - densité d'intégration plus grande (facteur 4) Utilisée pour les caches Utilisée pour la mémoire centrale

CFEPP67 La mémoire vive

CFEPP68 Le disque dur

CFEPP69 De plus près…

CFEPP70 De plus près … Capacité d'un disque dur peut être calculée ainsi : nombre de cylindres * nombre de têtes * nombre de secteurs * nombre d'octets/secteur Performances : temps de recherche, temps de transfert, …

CFEPP71 Mémoriser supports optiques : disques optiques cuvette dans la pellicule réfléchissante trou dans la pellicule réfléchissante indice de réfraction du substrat transparent Principe : rayon laser envoyé sur une surface réfléchissante. On observe (ou non) un rayon réfléchi. – modifiable 1 fois (Recordable) – effaçable (Rewritable)

CFEPP72 Mémoriser hiérarchie mémoire : caractéristiques

CFEPP73 Les cartes additionnelles Sur les slots de la carte mère Sur les slots de la carte mère Quelques cartes fréquentes : Quelques cartes fréquentes : –Réseau –Vidéo –Son –SCSI / RAID –TV

CFEPP74 La carte vidéo

CFEPP75 Périphériques entrées/sorties Par définition, un périphérique n'est pas indispensable au démarrage : Clavier / Souris Clavier / Souris Ecran Ecran Scanner, imprimante Scanner, imprimante Webcam Webcam Modem Modem

CFEPP76 Ports additionnels Permettent de brancher les périphériques Parallèle Parallèle Série Série USB USB PS/2 PS/2 Firewire Firewire......

CFEPP77 Lecteurs CDROM / DVDROM (et graveurs...)‏ CDROM / DVDROM (et graveurs...)‏ Disquette Disquette Bandes magnétiques (sauvegardes)‏ Bandes magnétiques (sauvegardes)‏ Lecteurs de cartes mémoires Lecteurs de cartes mémoires

CFEPP78 Le lecteur/graveur DVD

CFEPP79 Ecran Taille de la diagonale Taille de la diagonale Résolution (nombre de points)‏ Résolution (nombre de points)‏ Fréquence de rafraîchissement Fréquence de rafraîchissement CRT (tube) vs TFT (plat)‏ CRT (tube) vs TFT (plat)‏ TFT : Luminosité, angle de vue,... TFT : Luminosité, angle de vue,...

CFEPP80 A suivre : le système... MémoireAppellation Fréquence (RAM) Fréquence (FSB) Débit DDR200PC MHz 100 MHz 1,6 Go/s DDR266PC MHz 133 MHz 2,1 Go/s DDR333PC MHz 166 MHz 2,7 Go/s DDR400PC MHz 200 MHz 3,2 Go/s DDR433PC MHz 217 MHz 3,5 Go/s DDR466PC MHz 233 MHz 3,7 Go/s DDR500PC MHz 250 MHz 4 Go/s DDR533PC MHz 266 MHz 4,2 Go/s DDR538PC MHz 269 MHz 4,3 Go/s DDR550PC MHz 275 MHz 4,4 Go/s DDR2-400PC MHz 100 MHz 3,2 Go/s DDR2-533PC MHz 133 MHz 4,3 Go/s DDR2-667PC MHz 167 MHz 5,3 Go/s DDR2-675PC MHz 172,5 MHz 5,4 Go/s DDR2-800PC MHz 200 MHz 6,4 Go/s

CFEPP81

CFEPP82

CFEPP83

CFEPP84

CFEPP85

CFEPP86

CFEPP87

CFEPP88

CFEPP89 Type de mémoire vive nombre de bits (+ parité éventuelle) bande passante Processeurs (largeur du bus de données externe) nombre par banc simm 30 Contact 8 (9) 286, 386SX (16 bits) par 2 386DX, 486 (32 bits) par 4 simm 72 contact 32 (36) 486 (32 bits) par 1 Pentium (64 bits) par 2 FPM 176 MB/s EDO MB/s Pentium (64 bits) par 2 SDram 66 Mhz Mhz Pentium par 1 Pentium II, celeron par 1 SDRam 100 Mhz MB/s Pentium II 100 Mhz par 1 SDRam 133 Mhz 64 1,06 GB/s Pentium III (Via chipset VIA), Athlon par 1 RamBus64 1,6 GB (version PC800) Pentium III par 1 DDR et DDR2 64 Pentum IV, Core 2 Duo, Athlon 64, Opteron par 1

CFEPP90

CFEPP91

Accumulateur A Accumulateur B Registre d’état Compteur Ordinal (PC) Pointeur de pile (SP) Registre d'index X Registre d'index Y ALU Registre d'instruction Décodeur d'instructions Unité de commande Mémoire Bus de données Bus d'adresses Architecture du 68HC … …. FFFF …. E0FF ….

CFEPP93 0F A EFFF 0002 E00F ALU Registre d'instruction Décodeur d'instructions Unité de commande Mémoire Bus de données Bus d'adresses 0000 … …. FFFF …. E0FF …. BB E0 FF 25 Juste après le transfert du programme en mémoire Le programme est stocké en mémoire Le PC est initialisé à l’adresse de la première instruction du programme Registres et mémoires conservent les valeurs qu’ils avaient lors du précédent programme

CFEPP94 0F A EFFF 0002 E00F ALU Registre d'instruction Décodeur d'instructions Unité de commande Mémoire Bus de données Bus d'adresses 0000 … …. FFFF …. E0FF …. BB E0 FF 25 Premier cycle du processeur : lecture de l’instruction 8000 BB 8001

CFEPP95 0F A EFFF 0002 E00F ALU Registre d'instruction Décodeur d'instructions Unité de commande Mémoire Bus de données Bus d'adresses 0000 … …. FFFF …. E0FF …. BB E0 FF 25 Second cycle du processeur : lecture du premier opérande BB 8001 BB E0 8002

CFEPP96 0F A EFFF 0002 E00F ALU Décodeur d'instructions Unité de commande Mémoire Bus de données Bus d'adresses 0000 … …. FFFF …. E0FF …. BB E0 FF 25 BB E0FF Quatriéme cycle du processeur : exécution de l’opération E0FF 25 0F + 34 A0

CFEPP97

CFEPP98

CFEPP99 PC

CFEPP100 Carte mère

CFEPP101 Carte mère

CFEPP102

CFEPP103

CFEPP104 Codage binaire

CFEPP105

CFEPP106

CFEPP107