Plan du cours Introduction : création de circuits 1. Codage de l’Information 2. Algèbre de Boole 3. Aspects technologiques des circuits 4. Les Circuits combinatoires : Transcodeurs , Aiguilleurs, Comparateurs Opérateurs arithmétiques 5. La Logique séquentielle Circuits de base : les bascules RS, JK, D Registres, registres à décalage, Compteurs 6. Les Circuits programmables

1. Les registres de mémorisation Pour enregistrer la valeur d’une information Il s'agit d'un ensemble de bascules ayant la même horloge et permettant de stocker momentanément une information de plusieurs éléments binaires Ils disposent en général d'une entrée de mise à 1 et/ou d'une entrée de mise à 0 globale ( PR: Preset et R: Reset ou C: Clear) Organisation en octets ( registres 8 bits) D0 D1 D2 D3 Q3 Q2 Q1 Q0 H PR R D Q

2. Les registres à décalage Principe Sur un mot de 8 éléments binaires, on peut avoir besoin d'isoler un bit ou un groupe de bits et/ou de les déplacer: Fonctions réalisées - Décalage à droite (~ division par 2) - Décalage à gauche (~ multiplication par 2 - Rotation à droite - Rotation à gauche D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D7 D0 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D7 D0 D6 D5 D4 D3 D2 D1

4. Circuits séquentiels : registres EC163 - Conception Informatique 4. Circuits séquentiels : registres Registres à décalage : réalisation Pour réaliser ces opérations, en logique cablée , on utilise les registres à décalage dont la structure est la suivante: Ici, à chaque front montant de l'horloge, on a Di = Qi-1 en logique programmée, on dispose d'instructions : LSL, LSR (Logical Shift Left and Right), ASL, ASR (Arithmetic Shift Left and Right) ROL, ROR (Rotate Left and Right) D0 D1 D2 D3 Q3 Q2 Q1 Q0 D Q H Din Dout

4. Circuits séquentiels : registres EC163 - Conception Informatique 4. Circuits séquentiels : registres D0 D1 D2 D3 Q3 Q2 Q1 Q0 D Q H Din Dout Registres à décalage : A chaque front montant de H, Qi = Di et Di = Qi-1 Entrée parallèle Entrée série Q0=D1 H Din=D0 Q1=D2 Q2=D3 Q3=Dout 1 0 1 0 0 1 0 0 1 1 Sortie série Sortie parallèle

2. Les registres à décalage les différents types Application principale : transformation de données série / parallèle on trouve les différents types de registres à décalage suivants Le registre à décalage universel implémente ces différents types ainsi que la possibilité de décalage à droite ou à gauche. H Sorties Entrée entrée série sortie parallèle H Entrées Sortie entrée parallèle sortie série H Entrées Sorties entrée parallèle sortie parallèle H Entrée Sortie entrée série sortie série

2. Les registres à décalage Exemple : 74LS166: 8-Bit Shift Registers The LS166 is a parallel-in or serial-in, serial-out shift register and has a complexity of 77 equivalent gates with gated clock inputs and an overriding clear input. The shift/load input establishes the parallel-in or serial-in mode. When high, this input enables the serial data input and couples the eight flip-flops for serial shifting with each clock pulse. H 8 Entrées parallèles Sortie série Entrée série

2. Les registres à décalage Exemple : 74LS166: 8-Bit Shift Registers 13 entrées : 5 entrées de contrôle + 8 entrées de chargement 1 sortie série Les sorties internes ne sont indiquées que pour expliquer le fonctionnement 13 entrées 1 sortie Fonction chargement Fonction décalage Signaux de contrôle Clear = L => toutes les sorties sont à L Clock Inhibit = H => rien ne se passe, les sorties restent en l’état Qi = Qi0 Clock active sur front montant

2. Les registres à décalage Exemple : 74LS166: 8-Bit Shift Registers Typical Clear, Shift, Load, Inhibit, and Shift Sequences Clear = L => toutes les sorties QA-QH sont mises à 0 On retrouve l’entrée série sur la sortie QH après 8 Ck Si LOAD = L , les entrées A-H sont prises en compte sur le front montant de Ck CK inhibit = H => tout est suspendu On retrouve l’entrée parallèle sur la sortie QH en série => Transformation parallèle / série Fonction décalage après un reset LOAD entrées Fonction décalage après un chargement Clear

2. Les registres à décalage Exemple : 74LS194: 4-Bit Bidirectional Universal Shift Register Sorties parallèles Décalage droite/gauche H Entrées parallèles Sorties Entrée série gauche Décalage droite/gauche Entrée série droite Entrées parallèles Entrée Série droite Entrée Série gauche

2. Les registres à décalage Exemple : 74LS194: 4-Bit Bidirectional Universal Shift Register Fonction chargement Fonction décalage à droite Fonction décalage à gauche Fonction mémoire ou inhibit

2. Les compteurs Définition Les compteurs sont classés selon Au sens strict : système séquentiel dont le vecteur d’état représente le nombre d’impulsions appliquées Au sens large : tout système séquentiel qui suit une séquence prédéterminée en réponse aux impulsions appliquées Avec 1 bascule , on définit 2 états : 0 et 1 Avec N bascules, on définit 2N états : comptage de 0 à 2N-1 Les compteurs sont classés selon le type synchrone ou asynchrone le nombre d’états différents ( appelé modulo du compteur) le code utilisé (exemple BCD) possibilité de sens du comptage ( compteur-décompteur)

3. Les compteurs Les compteurs asynchrones ( module 2N) Principe: la sortie (Q3Q2Q1Q0) représente le nombre d’impulsions de H Si f est la fréquence d’entrée, Q0 est à f/2, Q1 à f/4 et Qn à f/2n Ils sont réalisés avec des bascules J-K avec J=K=1 (sur front descendant). La sortie d’une bascule sert d’horloge à la bascule suivante Q1 Q0 Impulsions à compter Q3 Q2 1 1 N 0 1 2 3 4 5 6 7 8 9 10 Q0 J Q Impulsions à compter K 1 Q1 Q2 Q3

3. Les compteurs Les compteurs asynchrones ( module < 2N) On utilise l’entrée de remise à 0 sur la condition recherchée. Exemple modulo 6 On aura une impulsion transitoire sur le nombre 6 ( état temporaire) Q1 Q0 Q2 H 1 N 0 1 2 3 4 5 6 0 1 2

3. Les compteurs Les compteurs asynchrones : mise en cascade Il suffit de connecter la sortie de poids fort du compteur LSB sur l’entrée d’horloge du compteur MSB Retard des compteurs asynchrones : simples à réaliser mais lents car ils cumulent les retards de propagation de toutes les bascules internes (de plus ce retard n’est pas constant, il dépend du nombre de bascules qui ont basculé) Q4Q5Q6Q7 H lsb msb QAQBQCQD Q0Q1Q2Q3

3. Les compteurs Les compteurs synchrones : principe 1 1 3. Les compteurs 1 1 Les compteurs synchrones : principe Synchrone => Toutes les bascules commutent simultanément: même horloge H Q0 commute à chaque impulsion ( front descendant) Q1 commute si Q0 = 1 et garde son état sinon => D1= Q0 Q2 commute si Q0 = 1 et Q1 = 1 et garde son état sinon => D1= Q0.Q1 Q3 commute si Q0 = 1 , Q1 = 1 et Q2 = 1 et garde son état sinon => D2= Q0.Q1.Q2 Plus généralement Qi commute si tous les étages de rang inférieur valent 1 1 Q1 Q0 H Q3 Q2 N 0 1 2 3 4 5 6 7 8 9 10 1 1 1 1 1 1 1

3. Les compteurs Les compteurs synchrones : réalisation & H Les entrées J et K des bascules sont raccordées de façon à ce que les bascules qui doivent commuter sur un certain front aient J=K=1 quand ce front survient. Pour la mise en cascade, il faut une entrée validation et une sortie retenue. La retenue de 1er niveau sert de validation de comptage au 2ème niveau R = Q0.Q1…Qi & Q0 J Q H K Q1 Q2 1 Q3 Q0.Q1 Q0.Q1 .Q2

3. Les compteurs Les compteurs synchrones : parasites Temps de propagation différent pour chaque bascule et temps tPHL ≠tPLH Exemple : séquence pour passer de 3 à 4 Comparaison séquence compteur synchrone # asynchrone Q1 Q0 Q2 H 3 3 7 6 4 compteur synchrone temps incertain et séquence incertaine t = 1 tPHL Q1 Q0 Q2 H 3 3 2 0 4 compteur asynchrone temps long mais séquence fixe t = 2 tPHL + 1 tPLH

3. Les compteurs autres caractéristiques des compteurs exemples : remise à zéro pour démarrer d'une position connue -> entrée de remise à zéro possibilité de comptage conditionnel -> entrée de validation possibilité de le charger avec une valeur quelconque -> entrée de chargement + valeur à charger le mettre facilement en cascade -> sortie de la retenue le faire décompter -> entrée compteur/décompteur exemples : Circuit 193 : Compteur/Décompteur synchrone 4 bits binaire Circuit 192 : Compteur/Décompteur synchrone 4 bits BCD

3. Les compteurs Exemple : 74LS169: Synchronous 4-bit Up/Down Binary Counters Signal UP/DOWN Horloge synchrone Retenue Entrées de chargement Sorties de comptage Autorisation comptage Autorisation comptage Signal de chargement entrée

74LS169 Chargement à 13 Comptage (U/ 𝐃 =𝟏) Décompatge (U/ 𝐃 =𝟎) Comptage Retenue sur 15 : la dernière valeur de comptage ENT ou ENP : 2 entrées de validation équivalentes Décomptage: Retenue sur 0 : la dernière valeur de décomptage Chargement à 13 Comptage (U/ 𝐃 =𝟏) Décompatge (U/ 𝐃 =𝟎)

74LS169