Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Electronique et traitement du signal Introduction et évolution de l’électronique.  Fonctionnement des laboratoires  Évolution des métiers  Évolution des chaînes d’acquisition  Avenir et évolution des technologies: FPGA’s Asic’s Blocs réutilisables Technologies durcies Logiciels de CAO  Informatique temps réel Conclusion

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Evolution de l’électronique Des expériences Évolution au niveau des réalisations: Des centaines de cartes différentes, de 2 à 12 couches ou plus. Des détecteurs à plusieurs millions de voies. Des signaux à 1GHz sur les pistes. Densité des BGA (500…1000 billes) La quasi totalité des laboratoires participe à la conception d’ASIC’s. Plus de 20 ASIC’s différents, exemplaires, chacun provenant de plusieurs voies de R&D, ayant chacune réalisé plusieurs ASIC’s prototypes. Un ASIC représente une année de travail au moins. La durée de réalisation d’une carte complexe est à peu près la même. Plusieurs itérations sont généralement nécessaires.

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Evolution de l’electronique Des expériences Évolution au niveau du suivi des projets: Taille et durée des projets Sous-traitance, qualité et fiabilité demandent des compétences qui manquent actuellement. Le dessin des circuits imprimés modernes évolue (boîtier, lignes rapides, modélisation, rétroaction avec le concepteur) Chaque laboratoire dispose d’un service électronique (10-30 ITA’’s). Dont certains spécialisés en microélectronique. Efficacité du couplage physicien-ingénieur, Garant du juste retour d’expérience.

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Fonctionnement des laboratoires De moins en moins de techniciens dans les laboratoires: Disparition de certains métiers (câblage, maquettage …) Recours à la sous-traitance, difficile, coûteuse et parfois inefficace et chronophage. Risque de perte de savoir faire, surtout pour les phases de conception avec besoins de prototypage rapide. Sans capacité locale de prototypage, il deviendrait difficile de tester de nouvelles technologies en amont des projets. Une mutualisation de certains matériels lourds semble logique (matériels de test de circuits intégrés)

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Evolution des chaînes d’acquisition Augmentation de la taille et de la segmentation des détecteurs: Ramener la numérisation au plus près du détecteur, juste après un conditionnement extrêmement miniaturisé.  Pas de solution miracle.  De plus en plus de circuits mixtes. De grand progrès sur les liens série électriques et optiques:  Systèmes très déportés.  Moyens de caractérisations lourds.  Progrès difficilement prévisibles.

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Avenir et évolution des technologies Les FPGA’s: un bouleversement majeur. Semblent les circuits idéaux pour les expériences: petites ou moyennes séries, reconfigurabilité, outils CAO puissants et accessibles, en constante progression (I/O, cœurs de processeurs, familles RADTOL, filières bas coût…) Evolutions probables: Méthodologie de conception à très haut niveau. (co-design…) Reconfiguration dynamique partielle Intégration de mémoires plus importantes Technologies et architecture basse puissance

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Avenir et évolution des technologies Les Asic’s: Très bien établis en physique des hautes énergies, s’étend progressivement à la physique nucléaire et à l’astrophysique. Au départ essentiellement analogique, ont évolués vers le numérique, et maintenant vers le mixte. Conséquence des progrès des FPGAs, les dernières niches pour le numérique sont probablement les circuits très durcis, les séries importantes (coût des FPGAs et de leur boîtiers), ou les performances. (vitesses, place du boîtiers, E/S)

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Avenir et évolution des technologies Les Asic’s: De plus en plus mixtes: (re-) configurabilité de paramètres Intégration de la numérisation dans le front-end Autocalibration/autocorrection/auto-test Suppression de zéro / compression dans le front-end Bientôt sans doute: Intégration d’EEPROM, Intégration de microcontrôleur Intégration de logique programmable.

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Avenir et évolution des technologies Préamplis Shapers ADCs Systèmes de lecture

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Avenir et évolution des technologies Deux grandes familles d’ASICs :  Pour les détecteurs de traces Dynamique modérée, nombre de voies très élevé: Tendance à choisir les technologies les plus fines, participer aux R&D engagés avec le CERN (IBM 0.25 et 0.13 µm).Seule solution pour avoir accès aux information concernant les radiations et utiliser des bibliothèques durcies. Ces technologies sont des technologies numériques: la conception des parties analogiques est à découvrir à chaque fois alors que le coût de prototypage est élevé. Réflexion sur la méthodologie de conception.

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Avenir et évolution des technologies Deux grandes familles d’ASICs :  Pour les calorimètres. Dynamique élevée, nombre de voies (moins) élevé: Les technologies cible sont moins fines, orientées analogique. Leur pérennité plus importante. Elles supportent des tensions d’alimentation plus élevées. Le coût du prototypage est moins élevé. Elle sont plus éprouvées et mieux caractérisées pour l’analogique. Pour ces deux axes il est souhaitable que les laboratoires coordonnent leur développement, échangent leurs résultats et harmonisent les technologies employées.

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Blocs réutilisables S’appliquent pour le numérique comme pour l’analogique, même si leur mise en pratique est plus simple pour le numérique. Utilisés couramment dans l’industrie. Mal adaptés pour nos applications (¨boite noire¨) Chaque expérience présente ses contraintes propres: il faut adapter les blocs existants. Les blocs doivent être identifiés, documentés au sens de l’adaptabilité. (sinon ils sont une sorte de perte) Une telle démarche existe avec la R&D 0.35 animée par Ch. De la Taille.

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Technologie durcies Disparition de DMILL: il n’existe plus de technologie dédiée. Utilisation de technologies commerciales durcies intrinsèquement ou par dessin. Nécessité de qualifier ces technologies et les bibliothèques. Les applications à faible dose, type spaciale, sont clairement dans notre domaine de compétence. Les applications à fortes doses nécessitent le développement de bibliothèques et de caractérisations demandant de lourds moyens matériels et humains.

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Logiciels de CAO Pour le PCB: Garder les compétences en interne, proches des concepteurs pour être capable de produire des prototypes rapidement. La simulation au niveau carte (A.ou N.) manque de modèles. Le développement de bibliothèques pourrait être mutualisé. Pour les ASICs: Nous sommes en dépendance totale vis à vis de Cadence. Risque de ne plus disposer des logiciels permettant la conception de circuits dans des technologies modernes. Il est vital de tout mettre en œuvre pour obtenir l’accès aux logiciels qui nous sont nécessaires. La mutualisation de ces logiciels avec les universités peut être une solution ?

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Informatique temps réel L’accroissement du flux de données impose une augmentation de la bande passante et des capacités des E/S. Nouvelles normes de bus (PCIMAG3.0, PCI_X). Noyaux PowerPCs dans les FPGAs. Réseaux informatiques efficaces. L’informatique temps réel a échappé aux électroniciens ? Les gros projets multi laboratoires imposeront de la rigueur dans les tests et la documentation. Des normes et des outils correspondant devront être utilisés

Journées prospectives DSM/DAPNIA-IN2P3 La Colle sur Loup 14/10/2005 Jacques Lecoq 1 Conclusion Ne pas perdre ni négliger l’existant: prototypage, routage … Nouvelles technologies, nouveaux moyens matériels et humains. Les compétences manquantes mais nécessaires ne pourront être obtenues que par des créations de postes ou des formations. Les moyens lourds peuvent être mutualisés: Tests des circuits intégrés Bibliothèques de modèles de simulation Bibliothèques spécifique à nos applications Logiciels très coûteux et rarement utilisés Pour les autres les laboratoires devront suivrent: Liaisons optiques et matériels de test FPGAs: Logiciels, boîtiers, circuits imprimés etc… Dessins, routages et simulation de circuits imprimés. Accès aux ASICs, maintiens des Kits fondeur Certitude d’avoir toujours un accès fiable aux logiciels de CAO