MICROLOR Le savoir partagé

Systems on Chip Pierre VERNEL

System on Chip Pourquoi ? Comment ? Problèmes posés Les outils Applications

International Technology Roadmap for Semiconductors 1998 2008 mémoires 64 Mbits 16 Gbits ASIC 8 Mtrans. 64 Mtrans. Fréquence 300 MHz 1,2 GHz

FPGA ALTERA série APEX XILINX série Virtex ACTEL série ProAsic http://www.altera.com/html/products/apex.html XILINX série Virtex http://www.xilinx.com/products/virtex.htm ACTEL série ProAsic http://www.actel.com/products/proasic/

FPGA pas de quantité minimum -> P M I souplesse d ’utilisation time to market prix en baisse offre bien structurée

Évolution:

Conséquences:

Le marché

Le problème de la conception Conception du MC 6800 (6800 transistors) 1973/74 300 ingénieurs pendant 2 ans (source MOTOROLA) Conception du MC 6 800 000 ? 1999 300 000 ingénieurs pendant 2 ans ? 300 ingénieurs pendant 3 000 ans?

Evolutions densité d ’intégration: exponentielle productivité des concepteurs linéaire

Les réponses: Les H D L la synthèse logique les  » I P » (silicon Intellectual Property

Hardware Description Language 3 fonctions: documentation description en vue de simulation entrèe dans outils de synthèse 2 langages normalisés (IEEE) V H D L (IEEE 1076-1993 and 1164) Verilog HDL (IEEE 1364-1995)

H D L synthèse simulation description

Flot de conception Cahier des Charges Comment s ’y prendre? Structure (schéma) circuit Comment s ’y prendre? HDL pour synthèse Cela va t il fonctionner? HDL pour simulation

Conception indépendante de la technologie Description fonctionnelle contraintes Synthèse logique Description structurelle netlist Choix technologiques Placeur Routeur circuit Placeur Routeur circuit Placeur Routeur circuit

Synthèse logique Description fonctionnelle Outil de synthèse logique Description structurelle

Outils de synthèse logique http://www.synopsys.com/products/fpga/fpga_solution.html http://www.exemplar.com/home.html http://www.synplicity.com/

Intellectual Property (IP) Blocs fonctionnels pouvant être réutilisés dans plusieurs conceptions hard IP: bloc déjà physiquement implanté dépendant de la technologie très optimisé soft IP: bloc décrit avec un HDL, accepoté par un outil de synthèse

IP: un commerce émergeant http://www.design-reuse.com/ http://www.rapid.org/ http://www.si2.org/homenew.html http://www.s2mag.com/

Conception d ’un SoC problèmes à résoudre description haut niveau les HDL actuels sont ils suffisants? la répartition hard <-> soft le co-design la co-verification

Quelques outils: http://www.coware.com/ http://www.mentor.com/ http://www.cadence.com/

Des produits nouveaux http://www.arccores.com http://www.tensilica.com Promic

Conclusions Une évolution irréversible encore des problèmes à résoudre un nécessaire effort de formation