μSpider Environnement de Conception de Réseaux sur Puce

Présentation au sujet: "μSpider Environnement de Conception de Réseaux sur Puce"— Transcription de la présentation:

1 μSpider Environnement de Conception de Réseaux sur Puce
Soutenance de thèse vendredi 24 novembre 2006, Lorient μSpider Environnement de Conception de Réseaux sur Puce Samuel Evain Soutenance de Thèse de Doctorat LESTER-UBS Vendredi 24 novembre 2006, Lorient

2 Plan Contexte de l’étude Outil de CAO
Soutenance de thèse vendredi 24 novembre 2006, Lorient Plan Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA dans le contexte d’horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives

3 Plan Contexte de l’étude Outil de CAO
Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient CAO pour l’électronique embarquée Les communications Un NoC (Network on Chip) Espace de conception Contributions et positionnement des travaux Avancée des travaux au cours du temps Plan Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA dans le contexte d’horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives

4 CAO pour l’électronique embarquée
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient CAO pour l’électronique embarquée Les communications Un NoC (Network on Chip) Espace de conception Contributions et positionnement des travaux Avancée des travaux au cours du temps CAO pour l’électronique embarquée Problématique de la conception Degré d’intégration, Nombre grandissant d’applications, Manipuler d’important volume de données. Moyen pour maîtriser la complexité. Réutilisation de l’existant (IP), Augmentation du niveau d’abstraction. Un outil de CAO pour l’électronique prend en compte: Logiciel, Application, Architecture.

5 CAO pour l’électronique embarquée
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient CAO pour l’électronique embarquée Les communications Un NoC (Network on Chip) Espace de conception Contributions et positionnement des travaux Avancée des travaux au cours du temps CAO pour l’électronique embarquée Client : utilisateur du système embarqué Performance (capacité de traitement et consommation faible), Évolution, pérennité, Sécurité, Prix. Constructeur de circuits Réduire la surface, Réduire la consommation, Satisfaire des contraintes de temps réel (bande passante, latence). Réduire le temps de conception et de mise sur le marché. Constructeur d’un outil de CAO Abstraire le problème, Automatiser des taches fastidieuses et sources d’erreurs, Réduire le temps d’exploration de l’espace de conception, Chercher à maximiser des critères pour aboutir à une solution qui convient.

6 Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient CAO pour l’électronique embarquée Les communications Un NoC (Network on Chip) Espace de conception Contributions et positionnement des travaux Avancée des travaux au cours du temps Les communications La communication devient dominante par rapport au traitement en termes de temps, de consommation, et de surface. Nécessité D’un moyen de communication adapté aux futures systèmes. Problématique Apporter une solution pour appréhender la complexité de l’espace de conception. IP IP IP IP ? IP IP IP IP IP ? ? ?

7 Un NoC (Network on Chip)
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient CAO pour l’électronique embarquée Les communications Un NoC (Network on Chip) Espace de conception Contributions et positionnement des travaux Avancée des travaux au cours du temps Un NoC (Network on Chip) Un réseau Un paquet Lien Routeur Routeur NI NI W Instructions W Entête mot IP IP Routeur Routeur mot Flit mot Phit Charge utile NI NI W W mot IP: Intellectual Property mot Queue IP IP NI: Network Interface

8 Un NoC (Network on Chip)
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient CAO pour l’électronique embarquée Les communications Un NoC (Network on Chip) Espace de conception Contributions et positionnement des travaux Avancée des travaux au cours du temps Un NoC (Network on Chip) Les avantages du réseau : Interconnexion : Flexibles, Extensibles, grand débit cumulé. Pas d’arbitrage central. Tous les types de trafics peuvent être mélangés. Les inconvénients du réseau : Latence (fonction du nombre de routeurs traversés). Risque de contention. Nécessite des règles pour garantir le trafic. Pourquoi le NoC devient incontournable? Complexité des schémas d’interconnexion entre les IPs. Niveau d’abstraction: une offre unifiée de services de communications. Formalisation: maîtrise de l’espace de solution.

9 Espace de conception : vue générale d’un NoC
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient CAO pour l’électronique embarquée Les communications Un NoC Espace de conception Contributions et positionnement des travaux Avancée des travaux au cours du temps Espace de conception : vue générale d’un NoC Large espace de conception Topologie, Choix des chemins, Configuration pour satisfaire la QoS, Profondeur des FIFOs. Nécessite Méthode de décision, Outil de décision. NI NI

10 Espace de conception: Approche de parcours retenue
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient CAO pour l’électronique embarquée Les communications Un NoC Espace de conception Contributions et positionnement des travaux Avancée des travaux au cours du temps Espace de conception: Approche de parcours retenue Problème d’optimisation Approche heuristique. Fonction de coût Maximiser l’utilisation du NoC. Réduire la surface en faisant la meilleure utilisation du réseau en réduisant la quantité de FIFO requise. Contraintes QoS / Applications : Latence, Débit, Sécurité, Coût, Sûreté de fonctionnement. QoS / Concepteur : Temps de conception. Nos choix: Commutation par paquet. Routage par la source. Applications en partie statiques. Temps réel par TDMA pour les communications critiques.

11 Contributions et positionnement des travaux
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient CAO pour l’électronique embarquée Les communications Un NoC Espace de conception Contributions et positionnement des travaux Avancée des travaux au cours du temps Contributions et positionnement des travaux Outil de CAO pour la conception automatique de NOC Exploration. Décision. Synthèse. Algorithme de décision Extraction des contraintes de communication depuis les contraintes applicatives. Méthode de décision pour configurer le réseau et assurer le service. Solution pour garantir la QoS en présence d’horloges hétérogènes Technique faible coût de sécurisation. Validation Cas réels pour la décisions. Synthèse testée sur FPGA Xilinx.

12 Avancée des travaux au cours du temps
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient CAO pour l’électronique embarquée Les communications Un NoC Espace de conception Contributions et positionnement des travaux Avancée des travaux au cours du temps Avancée des travaux au cours du temps Flot de conception Domaines de recherche Couches OSI IP source IP destination 1) Etape de spécification Spécification de l’application Choix des paramètres du NoC Système Application/ Messages/transactions Présentation 2) Dérivation automatique des contraintes de communication Wrapper Wrapper Session/ Adaptateur réseau Transport Interface réseau Paquet/Flux Interface réseau 3) Configuration automatique du NoC Minimise la profondeurs des FIFOs routeur source routeur intermédiaire routeur destination Réseau Réseau 4) Génération automatique du code Code VHDL RTL pour la synthèse logique (NIs, Routeurs, Table d’instruction de chemin, …) Code C (pilotes) Flit Ctrl flux Ctrl flux Ctrl flux Ctrl flux Liaison Liaison Phit Physique Lien Lien Physique

13 Plan Contexte de l’étude Outil de CAO
Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Caractéristiques Le flot de l’outil µSpider Adaptateur de protocole NoC – bus OPB Mise en œuvre sur plate forme FPGA Xilinx Plan Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA dans le contexte d’horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives

14 Caractéristiques Approche objet Technologies logicielles Génération
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Caractéristiques Le flot de l’outil µSpider Adaptateur de protocole NoC – bus OPB Mise en œuvre sur plate forme FPGA Xilinx Caractéristiques Approche objet Technologies logicielles Langage de programmation: Java, Environnement de développement: Eclipse, Fichiers d’échange standard: XML. Génération du code VHDL RTL du NoC (routeurs, NIs, wrappers, liens), des pilotes C pour le microprocesseur µBlaze, des fichiers pour ajouter le Noc en tant que composant de la bibliothèque de EDK de Xilinx. Outil complet et ouvert Approche objet => garanti l’évolution facile

15 Le flot de l’outil µSpider
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Caractéristiques Le flot de l’outil µSpider Adaptateur de protocole NoC – bus OPB Mise en œuvre sur plate forme FPGA Xilinx Le flot de l’outil µSpider Génération / Importation d’une architecture Contraintes de communication (.xls) Topologie du NoC (.xml) Graphe de l’application (.xml) Exploration, décision Dimensionnement du TDMA en nombre de slots Dérivation des contraintes Calcul du nombre de slots nécessaires à chaque communication library noc_v1_00_e; use noc_v1_00_e.generique_parameter_pck.all; use noc_v1_00_e.archi_noc3mb4RGT_noc_parameter_pck.all; entity archi_noc_entity is port ( noc_clock: in std_logic; Exploration spatio-temporelle pour chaque communication Pour chaque communication, sélection d’un chemins et des slots Configuration, Génération Dimensionnement des FIFOs Description de l’architecture du NoC (.xml) Génération Codes VHDL RTL du NoC (.vhd) Code C pour les pilotes du µBlaze

16 Adaptateur de protocole NoC – bus OPB
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Caractéristiques Le flot de l’outil µSpider Adaptateur de protocole NoC – bus OPB Mise en œuvre sur plate forme FPGA Xilinx Adaptateur de protocole NoC – bus OPB Transaction lecture/écriture Adaptateur NoC-OPB NoC Bus OPB 2 RAM ctrl (Esclave) µBlaze 1 (Maître) Bus OPB 1 WRS1 (Esclave) NI1 NIport R R NI2 WRM2 (Maître) NIport R R Envoi de message NoC µBlaze 2 (Maître) µBlaze 1 (Maître) Bus OPB 1 WRS1 (Esclave) NI1 NIport R R NI2 Bus OPB 2 NIport WRS2 (Esclave) R R

17 Adaptateur de protocole NoC – bus OPB
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Caractéristiques Le flot de l’outil µSpider Adaptateur de protocole NoC – bus OPB Mise en œuvre sur plate forme FPGA Xilinx Adaptateur de protocole NoC – bus OPB Adaptateur matériel (wrapper) et logiciel (pilote) NoC µBlaze 1 (Maître) RAM ctrl (Esclave) Programme Pilote HAL Bus OPB 2 Bus OPB 1 WRS1 (Esclave) NI1 NIport NI2 WRM2 (Maître) R NIport HAL: Hardware Abstraction Layer @ de l’adaptateur WRS1 sur le bus OPB1 @ pointée par le programme du processeur dans son espace mémoire Numéro de connexion @ de la RAM sur le bus OPB2

18 Mise en œuvre sur plate forme FPGA Xilinx
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Caractéristiques Le flot de l’outil µSpider Adaptateur de protocole NoC – bus OPB Mise en œuvre sur plate forme FPGA Xilinx Mise en œuvre sur plate forme FPGA Xilinx Plateforme de prototypage: Xilinx Virtex-II Pro FF1152 PROTO BOARD. FPGA Xilinx Virtex-II Pro FF1152 VP-50-5. Logiciel: Xilinx ISE 8.2 SP3. FPGA: Xilinx Virtex-II Pro FF1152 VP50-5

19 Plan Contexte de l’étude Outil de CAO
Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication depuis les contraintes applicatives Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Plan Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA dans le contexte d’horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives

20 Des slots de temps pour répartir le trafic
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication depuis les contraintes applicatives Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Des slots de temps pour répartir le trafic L’utilisation des liens est répartie dans le temps entre les communications. L’envoi des paquets depuis les interfaces d’entrée du réseau est rythmé par des réservations de slots de temps dans des tables TDMA. Le pré-ordonnancement du TDMA Garantit l’absence de conflit, Assure la bande passante, Assure la latence. IP 1 NI_0 Nous voyons 3 IPs qui doivent communiquer au travers d’un lien. L’utilisation des liens est divisée en slots de temps. A chaque lien correspond une table de slots de temps. Les IP accèdent aux routeur aux travers d’interfaces réseaux. Celles-ci possèdent un ordonnancement qui indique les slots durant lesquels chaque communication peut être émise de sorte que les paquet n’utiliseront jamais un même lien au même moment. ANIMATION !!!! IP 2 NI_1 R1 R2 IP 3 NI_2

21 Routage spatio-temporel
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication depuis les contraintes applicatives Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Routage spatio-temporel Vue topologique t Vue Spatio-temporelle Exploration sur les dimensions espace et temps Slots de temps Le BE peut rester plusieurs instants au même endroit Le TDMA permet de réduire les FIFOs dans les routeur GT BE FIFO y x

22 Routage spatio-temporel
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Routage spatio-temporel Définir le nombre de slots de la table TDMA: N. Bande passante d’un slot=1/N de la bande passante du lien. Répartition de l’utilisation du lien Influe sur: la latence la taille des FIFOs Définir le nombre de slots à réserver dans la table TDMA Bande passante de la communication Décider du chemin spatio-temporel Chemin Slots occupés dans la table TDMA delai R10 R11 R00 R01 NI_1 NI_2 On détermine donc la table de slots de taille minimale et on réitère à partir de cette valeur minimale jusqu’à obtenir la solution.

23 Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Extraction des contraintes de communication depuis les contraintes applicatives Contraintes applicatives entrée Tâche 1 Tâche 2 Tâche 3 Tâche 4 sortie Contraintes de communication (latence, bande-passante) A partir d’un graphe décrivant les contraintes applicatives, nous désirons déterminer la configuration du NoC La détermination de l’ensembles des paramètres relatifs aux communications est un problème complexe qui contient de nombreuse interdépendances!

24 Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Extraction des contraintes de communication depuis les contraintes applicatives Contraintes applicatives Comment dériver les contraintes de communication depuis les contraintes applicatives? entrée Tâche 1 Tâche 2 Tâche 3 Tâche 4 sortie Contraintes de communication (latence, bande-passante) Les interdépendances du problème Il faut casser les dépendances Latence Bande passante

25 Règles de cadence et d’initialisation
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Extraction des contraintes de communication depuis les contraintes applicatives OK Règles de cadence et d’initialisation =f(L,Bw) 5 Non OK 4 1 2 3 TDMA min Latence Bande passante Comi i=1 à N

26 Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Extraction des contraintes de communication depuis les contraintes applicatives Longueur du chemin Latence Bande-passante Bande passante obtenue i Longueur de chemin maximum acceptable Latence d’accès dans le TDMA Arrondi supérieur durant le calcul des slots à réserver dans la table TDMA Relâchement de la contrainte Chemin minimum i Bande passante requise i Nous débutons avec l’hypothèse optimiste que le chemin sélectionné sera le plus court de ceux existant pour aller d’une source à une destination. Nous déterminons les bandes passantes requises et en déduisons les bandes passantes obtenues par l’arrondi supérieur du nombre de slots TDMA réservés. Nous disposons alors d’une bande passante supérieure à celle requise. Ceci permet de relâcher la contrainte sur la longueur des chemins pour nous permettre d’utiliser des chemins plus long et donc plus de liberté pour trouver une solution. Le relâchement de la contrainte sur la longueur des chemins permet de trouver plus facilement une solution lors de l’étape d’exploration des chemins spatio-temporels.

27 Principe pour décider les chemins
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication depuis les contraintes applicatives Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Principe pour décider les chemins Faire les meilleurs choix pour allouer les chemins pour 2 raisons: Aboutir à une solution avec le NoC le moins coûteux. Aboutir à une solution avec la taille de table TDMA la plus réduite pour réduire la taille des FIFOs.

28 Principe pour décider les chemins
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication depuis les contraintes applicatives Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Principe pour décider les chemins Plusieurs chemins possibles Même longueur. Pas la même conflit avec les autres communications Décision concerté par pré-réservation des slots. Un poids est affecté à chaque slot de chaque chemin candidat. NI_N0 NI_N1 NI_N2 NI_N3 C0 C4 NI_W0 R00 R10 R20 R30 NI_E0 C5 NI_W1 R01 R11 R21 R31 NI_E1 C2 NI_W2 R02 R12 R22 R32 NI_E2 C1 NI_W3 R03 R13 R23 R33 NI_E3 C6 C7 C3 NI_S0 NI_S1 NI_S2 NI_S3

29 Principe pour décider les chemins
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication depuis les contraintes applicatives Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Principe pour décider les chemins La pré-réservation des slots Communication nécessitant un paquet de 2 slots dans la table TDMA NI_1 R1 Table TDMA de 6 slots Somme des pré-réservations de chaque slot: Slot déjà réservé 1 => la probabilité d’occupation d’un slot de temps d’un lien varie. Elle est connue par la pré-réservation. 2 => On en tient compte lors du choix des chemins. La pré-réservation est plus élevée pour les slots les plus indispensables pour permettre de trouver une solution pour placer une communication. 1/3 1/3 Trois emplacements possibles pour transférer les 2 slots du paquet de cette communication dans la table de slots de ce lien 1/3 1/3+1/3 = 2/3 1/3 1/3 1/3+1/3 = 2/3 1/3 1/3 1/3

30 Algorithme de routage Algorithme
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication depuis les contraintes applicatives Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Algorithme de routage Algorithme Tant que les communications n’ont pas toutes un chemin réservé (elles ne sont pas satisfaites) Extraction des chemins candidats pour chacune des communications non satisfaites. Pré-réservation de chaque slot de chaque chemin candidat par un poids pour chacune des communications non encore satisfaites. Sélection de la communication Ci à satisfaire parmi toutes les communications non satisfaites. Sélection d’un chemin Pi pour la communication Ci parmi les chemins candidats. Réservation des slots du chemin Pi par la communication Ci. Ci est marquée comme satisfaite. Annulation de toutes les pré-réservations devenues obsolètes. C’est un heuristique qui vise a satisfaire le placement de toutes les communications.

31 Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication depuis les contraintes applicatives Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Algorithme de routage Après évaluation nous avons retenu les heuristiques suivantes: Sélection de la communication Critère de bande-passante sur laxité. Sélection du chemin Le chemin ayant la plus faible pré-réservation maximale sur son chemin. Cette méthode permet de trouver une solution avec: Une table TDMA plus petite, Des FIFOs également plus petites. Plus de chance de succès. Inconvénient: Le temps d ’exploration: quelques heures. Heuristiques Pré-réserver moins de chemin. Nombre moyen de sauts

32 Communications mutuellement exclusives
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Des slots de temps pour répartir le trafic Routage spatio-temporel Extraction des contraintes de communication depuis les contraintes applicatives Principe pour décider les chemins Algorithme de routage Communications mutuellement exclusives Communications mutuellement exclusives Réservations unique Certaines communications peuvent être identifiées comme mutuellement exclusives. Optimisation: Réservation commune de slots de temps entre les communications mutuellement exclusives. Les réservations multiples permettent une meilleure utilisation des slots de temps, une réduction de la longueur de la table TDMA et donc de son temps de rotation. IP NI_0 R1 Mais on peut encore optimiser en tirant profit des connaissances sur l’application… Afin de maximiser l’utilisation des slots, nous proposons des multi-réservations des slots entre des communications qui sont mutuellement exclusives, ce qui évite tout conflit entre elles. Ceci peut être une alternative à l’habituel Use Case. La réservation multiple permet une meilleure utilisation des slots de temps. Réservations multiples IP NI_0 R1

33 Plan Contexte de l’étude Outil de CAO
Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Difficulté NoC GALS Les instructions dans les sub-NoCs Plan Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA dans le contexte d’horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Nous avons vu comment nous pouvons utiliser un TDMA lorsqu’une seule horloge est distribuée sur l’ensemble d’un circuit. Le problème des horloges ne se pose pas sur les FPGAs. Or, les circuits de grande taille intègrent plusieurs domaines d’horloges, De plus une horloge ne pourra pas être distribuée sur l’ensemble du circuit tout en restant synchrone. => skew

34 Problématique Circuit synchrone avec Circuit de grande taille
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Difficulté NoC GALS Les instructions dans les sub-NoCs Problématique Circuit synchrone avec une seule horloge, pas de problème de skew. Circuit de grande taille Skew des horloges, Plusieurs domaines d’horloge. Recherche de solution Par simulation du système ou Système asynchrone Ne permet pas l’utilisation du TDMA Technique avec délai minimum avant envoi Les systèmes futurs ne permettront pas de distribuer une horloge synchrone sur l’ensemble du circuit (skew) Plusieurs domaines d’horloge. Comment continuer à garantir le trafic? ou Notre solution Trafic garanti par TDMA + adaptateurs Notre solution Trafic garanti par TDMA

35 Difficulté : TDMA NON OPERATIONNEL …
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Difficulté NoC GALS Les instructions dans les sub-NoCs Difficulté : TDMA NON OPERATIONNEL … Horloge 2 Horloge 3 skew Horloge 1 Horloge déphasée (skew) Plusieurs domaine d’horloge Comment va t’on réaliser le TDMA? A l’intérieur d’un sub-NoC masquer le problème de liens qui ont un délai de traversée trop long pour permettre le pipeline de la communication au travers du sub-NoC. s’accommoder des parties mésochones. => routeur temporel. Au niveau du NoC global garantir le trafic, faire tampon entre les différents sub-NoCs qui sont ordonnancés individuellement avec leur propre table TDMA. => interfaces de synchronisation Horloge 4 Horloge 5

36 NoC GALS Horloge 2 Horloge 3 skew Horloge 1 Horloge 4 Horloge 5
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Difficulté NoC GALS Les instructions dans les sub-NoCs NoC GALS Horloge 2 Horloge 3 Sub-NoC régi par un TDMA Sub-NoC régi par un TDMA Sub-NoC régi par un TDMA skew Horloge 1 A l’intérieur d’un sub-NoC masquer le problème de liens qui ont un délai de traversée trop long pour permettre le pipeline de la communication au travers du sub-NoC. s’accommoder des parties mésochones. => routeur temporel. Au niveau du NoC global garantir le trafic, faire tampon entre les différents sub-NoCs qui sont ordonnancés individuellement avec leur propre table TDMA. => interfaces de synchronisation Sub-NoC régi par un TDMA Sub-NoC régi par un TDMA Routeur temporel Horloge 4 Horloge 5 Synchroniseur de TDMA

37 Les instructions dans les sub-NoCs
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Difficulté NoC GALS Les instructions dans les sub-NoCs Les instructions dans les sub-NoCs Sub-NoC 1 TDMA 1 Sub-NoC 2 TDMA 2 Sub-NoC 3 TDMA 3 IP1 S S S S IP2 NI1 R R R R R R R NI2 IP3 NI3 R R S S IP4 R R R S S R R NI4 ID Instructions de routage pour traverser le sub-NoC 1 1 3 2 Instructions de routage pour traverser le sub-NoC 2 3 2 Les instructions de chemin transportée dans l’entête du paquet doivent être courtes pour économiser de la bande passante. Nous proposons la technique de codage des instructions de routage suivant Instructions de routage pour traverser le sub-NoC 3 2 La connaissance des instructions de routage au travers des différents Sub-NoCs est distribuée. Réduction de la taille du champ instruction de chemin dans l’entête du paquet. Plus grande indépendance entre les Sub-NoCs.

38 Plan Contexte de l’étude Outil de CAO
Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique des instructions Sécurisation en Multi-zones Plan Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA dans le contexte d’horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives QOS pour l’utilisateur voir aussi pour le concepteur = protection du FIRMWARE des IP … de nouveaux pb C’est aussi la sécurité.

39 Problématique La sécurité contre Problématique Principe
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique des instructions Sécurisation en Multi-zones Problématique La sécurité contre Les attaques malveillante, L’extraction d’informations, Les fautes (fiabilité). Problématique Offrir une solution avec une mise en œuvre efficace, simple et peu coûteuse. Principe Ne pas s’appuyer sur des informations transportées en tant que données (qui peuvent donc être facilement modifiées), Utiliser l’information de routage des paquets.

40 Politique de routage Nord Ouest Est Descendre Sud -Y -X X Y
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique des instructions Sécurisation en Multi-zones Politique de routage Nord Street sign: est, est, sud, sud, descendre. X-Y: +2 saut en X puis 2 saut en Y. Street-sign avec codage relatif instruction en fonction du port d’entrée et de sortie du routeur. Ouest Routeur Est Descendre Sud -Y -X X Routeur Y Notre outil µSpider permet au routeur de supporter les politiques de routage standard De plus, nous en avons définie une nouvelle, le « Street-sign avec codage relatif » pour la sécurités. +5 +4 Routeur +3 +1 +2

41 Street-sign avec codage relatif
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique des instructions Sécurisation en Multi-zones Street-sign avec codage relatif Aller: Retour: +3 +5 +4 +2 Routeur +4 Routeur +3 +1 +1 +5 déduction du chemin retour On n’ a plus besoin de transporter dans le paquet pour le retour. +2 +2 +4 = Nombre de ports du routeur => déduction du chemin retour. L’instruction pour utiliser une sortie varie en fonction du n° du port d’entrée. L’instruction identifie le port d’entrée => Sécurité. !

42 Complément & décalage +2 +1 +3 +0 +2 +1 +3 +0 +4 +4
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique des instructions Sécurisation en Multi-zones Complément & décalage Instruction « Fin de Chemin » (Optionnelle) Instruction courante Seconde instruction Avant l’exécution de la première instruction par le routeur: +2 +1 +3 +0 Exécution et complément de l’ instruction dans le routeur: +2 +1 +3 +0 Complément +4 +4 Instruction retour=(nombre de ports du routeur) – instruction aller 4=( 6 - 2)

43 Réarrangement binaire automatique des instructions de routage
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique Sécurisation en Multi-zones Réarrangement binaire automatique des instructions de routage Le nombre de ports de chaque routeur peut être différent =>Le nombre de bits nécessaire au codage des instructions peut donc varier aussi. Pour réduire le codage du champ d’instruction => codage de largeur variable Pb: comment inverser l’ordre des instructions au niveau du destinataire (il ne connaît pas la taille de chacune). Nous proposons une solution a faible cout La réduction de la longueur du champ instruction en nombre de bits permet de réduire la taille de l’entête du paquet et donc d’obtenir un meilleur rendement. 1 2 3 4 aller Inversion de l’ordre des instructions S R1 R2 R3 R4 D ? RETOUR 4 3 2 1

44 S R1 R2 R3 R4 D Sécurité Réarrangement binaire automatique
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Instruction retour R1 inv. Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique Sécurisation en Multi-zones aller Les chemins aller et retour: S R1 R2 R3 R4 D RETOUR Les instructions aller pour les routeurs R1 à R4: Instruction aller R1 Instruction aller R2 Instruction aller R3 Instruction aller R4 b0 b3 b2 b4 b5 B1 b1 Les instructions dans l’entête du paquet: b0 b3 b2 b1 b4 b5 Instruction aller R1 aller R2 aller R3 aller R4 B3 B0 B1 B2 B4 B5 retour R1 inv. retour R2 inv. retour R3 inv. retour R4 inv. Instruction retour R1 inv. Conclusion Solution simple et efficace pour réarranger l’ordre des instructions à la réception sans que le récepteur ne connaisse la taille de chacune de ces instructions. Instruction retour R1 Instruction retour R2 inv. Instruction retour R2 Instruction retour R3 inv. Instruction retour R3 Instruction retour R4 inv. Instruction retour R4 B5 B0 b1 B3 B4 B2 B0 B5 B4 B2 B1 B3 B3 B0 B1 B2 B3 B0 B1 B2 B2 B0 B1 B2 B0 B1 B4 B0 B1 B2 B3 B4 B0 B1 B2 B3 Les instructions retour pour les routeurs R4 à R1: Instruction retour R4 Instruction retour R3 Instruction retour R2 Instruction retour R1 B3 B0 B2 B4 B5 B1 B3 B0 B1 B2 B4 B5

45 SPA : Self Complemented Path coding
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique des instructions Sécurisation en Multi-zones SPA : Self Complemented Path coding Trusted Boomerang Path Ni A Ni D Chemin AtoB Déduction du chemin retour: AtoD Réseau de routeurs RAM A AtoD DtoA DtoA =R(AtoD) D Vérification du chemin: DtoA BtoA=R(AtoB) ? DtoB =R(BtoD) R Le gros intérêt est que les chemins de retour pour des réponses de lecture n’ont ni besoin d’être transportés dans les paquets aller, ni d’être stocké dans l’interface D. DtoC =R(CtoD) B Chemin BtoD C Chemin CtoD

46 SPA : Self Complemented Path coding
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique des instructions Sécurisation en Multi-zones SPA : Self Complemented Path coding Source Path Authentication Chemin A à C NIc AtoC= 2,2,1,3,0 CtoA = 1,1,1,1,0 R(CtoA) = 0,1,1,1,1 NIa Routeur Routeur Routeur A Vérification chemins reçus = R(CtoA) ? C Routeur Routeur Routeur NIb Routeur Routeur Routeur Chemins reçus B AtoC= 0,1,1,1,1 Chemin B à C BtoC= 0,2,2,1,3 BtoC= 1,1,1,1,0

47 Sécurisation en Multi-zones
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique des instructions Sécurisation en Multi-zones Sécurisation en Multi-zones Vérifier les instructions de routage sur le trajet : Path filter Ne laisse passer que les paquets dont le chemin est autorisé en amont et en aval. à la réception. On peut ainsi sécurisé le NoC a différents endroits Les instructions de routage passées et à venir peuvent être vérifiée tout au long du chemin. NI Routeur Routeur Path filter Routeur Routeur NI A B

48 Plan Contexte de l’étude Outil de CAO
Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Plan Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA dans le contexte d’horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives

49 Applications Mise en œuvre sur plate forme FPGA Applications réelles
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Applications Mise en œuvre sur plate forme FPGA Intégration composant dans la bibliothèque EDK Exemple Applications réelles Chaîne MC-CDMA MC-SS-MA Application flot de données Turbo décodeur Application avec de nombreuses communications potentielles Traitement d’image Application complexe Ces applications ont été choisies en raison de leurs caractéristiques différentes Ces applications ont permis de montrer la flexibilité de l’outil pour s’adapter à différents cas.

50 Mise en œuvre sur plate forme FPGA Xilinx
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Mise en œuvre sur plate forme FPGA Xilinx NIport S0 M0 S2 M2 M1 S1 MicroBlaze Bus OPB 1 Bus OPB 0 Bus OPB 2 WRS WRM BRAM ctrl BRAM NoC

51 Mise en œuvre sur plate forme FPGA Xilinx
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Mise en œuvre sur plate forme FPGA Xilinx 3 processeurs µBlaze 3 Bus OPB 3 bus OPB Le NoC est vu comme un IP qui assure un service de communication Différents exemples ont été testés en BE et le GT. 3 Mémoires RAM 3 Wrappers esclaves 3 Wrappers maîtres NoC

52 Mise en œuvre sur plate forme FPGA Xilinx
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Mise en œuvre sur plate forme FPGA Xilinx 3 microBlazes, 3 RAMs NoC 4 routeurs, 6 Nis, 3 wrapper_S (4 channels), 3 wrapper_M (2 channels). Lectures et écritures 2 modes: Polling Le processeur scrute l’arrivée des données sur le wrapper esclave. Interruption Le wrapper esclave prévient le processeur qu’une donnée est arrivée par une interruption. 1 million de mots de 32 bits transférés avec succès entre les 3 processeurs et les 3 RAMs. Fréquence maximale: 91MHz

53 Mise en œuvre sur plate forme FPGA Xilinx
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Mise en œuvre sur plate forme FPGA Xilinx FPGA Virtex-II Pro FF1152 VP capacité : slices . Le NoC avec les wrappers occupe slices. Répartition des composants du NoC en %:

54 Chaîne MC-CDMA MC-SS-MA
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Chaîne MC-CDMA MC-SS-MA Transmission: Projet 4MORE Application flot de donnée Une chaîne d’émission et une autre de réception. Elle a permis de valider: La technique de dimensionnement du TDMA, La technique d’allocation des slots de temps, L’utilisations des multi-réservations pour les communications mutuellement exclusives. RAM CHANNEL CODER BIT INTERLEAVING MAPPING MIMO ENCODER CDMA OFDM MODULATION 1 OFDM MODULATION 2 RF IF 2 48 96 24*24 24*30 1280 * 30 RF IF 1 1280*30 6*24 P S D Z 32 Symboles OFDM Réception: RAM RF IF 1 RAM RF IF 2 OFDM DEM 1 OFDM DEM 2 ROTOR 1 ROTOR 2 CFO 1 CFO 2 MIMO CHANNEL ESTIMATION 1 MIMO CHANNEL ESTIMATION 2 CDMA SOFT DEMAPPING BIT INTERLEAVING CHANNEL DECODER 1280*30 1280 * 30 23*30 672*30 30*1 672*6 672*24*2 672*24 24*84 MAC LAYER P S D Z 32 Symboles OFDM MIMO DECODER 3 MIMO DECODER 1 MIMO DECODER 2 Notre solution est flexible contrairement a 4MORE Qui cherche par simulation un cas pour lequel cela fonctionne

55 Chaîne MC-CDMA MC-SS-MA
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Chaîne MC-CDMA MC-SS-MA NoC 32 bits Topologie en grille 4x4 (16 routeurs) Solution trouvée Table de 6 slots Génération du VHDL ~50000 lignes de codes VHDL générées en 6 secondes. Synthèse xilinx Durée 9 min Fréquence maximum = 103MHz 16220 slices (68%FPGA) Remarque: Placement des IPs réalisé a priori.

56 Turbo décodeur Application complexe L’architecture:
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Turbo décodeur Application complexe de nombreuses communications potentielles. L’architecture: 8 processeurs (P0 à P7) Les communications: Chaque processeur émet par chacun de ses deux ports une information extrinsèque selon l’ordonnancement de l’entrelaceur. Décodeur 1 Décodeur 2 oa P0 oa P4 ob ob ia ia ib NoC ib P1 oa P5 oa ob ob ia ia ib ib P2 oa P6 oa C’est le cauchemar du concepteur de NoC ob ob ia ia ib ib P3 oa P7 oa ob ob ia ia ib ib

57 Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Turbo décodeur 128 communications peuvent être identifiées. Alors que seulement 16 informations extrinsèques sont créées tous les Temiss ; Le débit total des échanges est de 16*90Mo/s=1,4Go/s. Une solution à base de bus est donc exclue. Une entrée i peut recevoir jusqu’à 8 informations extrinsèques à la fois Débit pire cas de 720Mo/s. Probabilité de 1/224. En moyenne, une entrée reçoit une seule information extrinsèque par cycle d’émission soit un débit de 90Mo/s. C’est donc un problème complexe

58 Turbo décodeur 2 solutions proposées: BE avec règle de priorité
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Turbo décodeur 2 solutions proposées: BE avec règle de priorité Priorité maximale à l’informations extrinsèque transportant l’ information la plus significative, Utilisation d’un arbitrage sur priorité dans les routeurs. GT avec restriction Limitation à 5 informations extrinsèques reçue par un port durant 3 périodes consécutives de l’entrelaceur, Utilisation des exclusions mutuelles: Indispensable car sinon il faudrait reconfigurer les tables TDMA à chaque période de l’entrelaceur, soit toutes les 0,1 µs. Solution avec un NoC à 200 MHz, 24 bits de largeur de données. Table TDMA de 10 slots. A chaque période de l’entrelaceur une reconfiguration serai nécessaire si on n’utilisait pas les exclusions mutuelles entre les communications. Ainsi l’utilisation de cas d’utilisation « use case » comme réalisé par AEthereal nécessiterait des reconfigurations trop fréquentes.

59 Traitement d’image Application de suivi d’objets Projet EPICURE (CEA)
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Applications Mise en œuvre sur plate forme FPGA Chaîne MC-CDMA MC-SS-MA Turbo-décodeur Traitement d’image Traitement d’image Application de suivi d’objets Projet EPICURE (CEA) Elle a permis de valider la technique de dérivation des contraintes. Exclusion mutuelle Réduction de la table TDMA Réduction du coût en FIFO Img i (320*240*8) Img i-1 (320*240*8) Img i-2 (320*240*8) Img i-3 (320*240*8) Img de font (320*240*8) M1 Moyenne & soustraction du font & seuillage IP1 Img a. (320*240*1) M2 Érosion IP2 Reconstruction morphologique Img b. (320*240*1) Dilatation IP3 IP4 M3 Étiquetage IP7 T Sans exclusion mutuelle Avec exclusions mutuelles Slots de la table TDMA 10 5 FIFO dans les NIs 65 60 Image étiquetée (320*240*n) M4 Application de traitement d’image Elle a permis de valider le technique de dérivation des contraintes. Enveloppe & center de gravité IP5 Img i (320*240*8) Structure des objets (6*9bits par objet) M5 Img de font (320*240*8) M1 Kalman Not moving object detection Incrustation IP6 IP7 IP7 Structure des objets (4*9bits par objet) Img Vga (320*240*8) M5 VGA M.À J. de l’image de fond Img i (320*240*8) Img de font (320*240*8) M1

60 Plan Contexte de l’étude Outil de CAO
Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Conclusion Collaborations Perspectives Communications scientifiques Plan Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA dans le contexte d’horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives

61 Conclusion Principales contributions
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Conclusion Collaborations Perspectives Communications scientifiques Conclusion Principales contributions Définition d’un flot de conception. Définition d’une technique d’affectation des chemins dans le réseau. Technique pour garantir le service dans un contexte multi horloges. Technique de codage des instructions de routage avec des aspects sécurités. Développement d’une architecture paramétrable générique d’un réseau sur puce. Développement d’un outil de CAO pour configurer et générer le réseaux sur puce (code C et VHDL RTL). Validation sur plateforme FPGA Xilinx.

62 Collaborations Projets :
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Conclusion Collaborations Perspectives Communications scientifiques Collaborations Projets : Equipe Projet Multi-Laboratoire (Sep Sep 2005) INSA - IETR (Institut d'Electronique et de Télécommunications de Rennes) UBS – LESTER (Laboratoire d'électronique des systèmes temps réels) GET R-PUCE ( ) ENSTB – Électronique et RSM (Réseaux, Sécurité et Multimédia) INT d'Evry – RST (Réseaux et Services des Télécommunications) UBS – LESTER

63 Perspectives Complément de développements
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Conclusion Collaborations Perspectives Communications scientifiques Perspectives Complément de développements Ouvert des perspectives pour la sécurité Thèse en cours au LESTER Interaction entre le NoC et l’OS pour contrôler la QoS et la sécurité, Synthèse systemC TLM car le test du monitoring impose une simulation rapide. Conception spécifique à l’application Dépôt projet ANR collaboration avec TAMCIC (ENST Bretagne) Lien application-NoC. Transfert data dépendant. Optimisation guidée par la connaissance de l’application. Valorisation (études en cours)

64 Communications scientifiques
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Conclusion Collaborations Perspectives Communications scientifiques Communications scientifiques Conférences internationales S. Evain, J-Ph. Diguet, Milad El Khodary and D. Houzet, “Automated derivation of NoC Communication Specifications from Application Constraints”, IEEE SIPS 2006, Workshop on Signal Processing Systems, Banff, AB, Canada, October 2-4, 2006. S. Evain, J. P. Diguet, D. Houzet, "µSpider NoC Road Map", DATE 06 Workshops, Future Interconnects and Networks on Chip Workshops, March 10, 2006. S. Evain, J. P. Diguet, "From NoC Security Analysis To Design Solutions", in IEEE SIPS 2005, Workshop on Signal Processing Systems, Athens, Greece, November 2-4, 2005. S. Evain, J. P. Diguet, D. Houzet, "A CAD Tool for efficient NoC design", IEEE ISPACS 2004, International Symposium on Intelligent Signal Processing and Communication Systems, Seoul, Korea, November 18-19, 2004. S. Evain, J. P. Diguet, D. Houzet, "µSpider: a CAD Tool for efficient NoC design", IEEE NORCHIP 2004, Oslo, NORWAY, November 8-9, 2004. Revue Internationale S. Evain, J-Ph. Diguet and D. Houzet, “NoC Design Flow for TDMA and QoS Management in a GALS Context”, EURASIP Journal on Embedded Systems, Volume 2006, Hindawi Publishing Corporation, 2006, accepté. Brevet “Routeur et réseau de routage". Déposé le 28 octobre 2005.

65 Merci, Questions?

66 S R1 R2 R3 R4 D Sécurité Réarrangement binaire automatique
Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA avec des horloges hétérogènes Sécurité Applications et résultats Conclusion, perspectives Soutenance de thèse vendredi 24 novembre 2006, Lorient Problématique Politique de routage Street-sign avec codage relatif Complément & décalage SPA : Self Complemented Path coding Réarrangement binaire automatique Sécurisation en Multi-zones aller Les chemins aller et retour: S R1 R2 R3 R4 D retour Les instructions aller pour les routeurs R1 à R4: Instruction aller R1 Instruction aller R2 Instruction aller R3 Instruction aller R4 B0 B3 B2 B4 B5 B1 Dans chaque routeur, l’instruction de retour est calculée et l’ordre de ses bits (poids fort - poids faible) est inversé Les instructions retour avec les bits inversés et toujours dans l’ordre R1 à R4: Instruction retour R1 Instruction retour R2 Instruction retour R3 Instruction retour R4 B5 B0 B1 B3 B4 B2 B0 B1 B2 B3 B2 B0 B1 B4 B0 B1 B2 B3 A destination, l’ordre des bits (poids fort - poids faible) de l’ensemble du champ instruction est inversé Les instructions retour pour les routeurs R4 à R1: Instruction retour R4 Instruction retour R3 Instruction retour R2 Instruction retour R1 B4 B3 B2 B1 B0 B2 B1 B0 B3 B2 B1 B0 B5 B4 B3 B2 B1 B0