La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

ELE6306 : Test de systèmes électroniques Projet de cours Mécanisme dAccès aux Tests des Systèmes On Chip Fatma Tiza ; Youssef Bennis Professeur : A. Khouas.

Présentations similaires


Présentation au sujet: "ELE6306 : Test de systèmes électroniques Projet de cours Mécanisme dAccès aux Tests des Systèmes On Chip Fatma Tiza ; Youssef Bennis Professeur : A. Khouas."— Transcription de la présentation:

1 ELE6306 : Test de systèmes électroniques Projet de cours Mécanisme dAccès aux Tests des Systèmes On Chip Fatma Tiza ; Youssef Bennis Professeur : A. Khouas Département de génie électrique École Polytechnique de Montréal

2 Projet, ELE avril 14École Polytechnique de Montréal 1 Plan +Évolution +Système On Chip +Difficultés de la testabilité des SOCs +Comment résoudre le Probléme? +Architecture P1500 +Mécanisme dAccès aux Tests-Limitation +États de lart des Architectures des TAMS +Optimisations –Modèles Mathématiques des TAMS +Exemples des cas Étudiés +Conclusion +Questions et suggestions

3 Projet, ELE avril 14École Polytechnique de Montréal 2 EVOLUTION : DECOUVERTE DE LÉLECTRICITÉ : INVENTION DE LA DIODE : INVENTION DU TRANSISTOR : PREMIERS CIRCUITS INTEGRES +Années 80 : AVENEMENT DE LINFORMATIQUE PERSONNELLE COURSE VERS LA MINIATURISATION CREATION DES « SYSTEM ON CHIP »

4 Projet, ELE avril 14École Polytechnique de Montréal 3 SYSTEM ON CHIP

5 Projet, ELE avril 14École Polytechnique de Montréal 4 DIFFICULTE DE LA TESTABILITE DES SoC Accessibilité aux cœurs Temps de test du système Puissance dissipée au cours du test +Partage des ressources de test

6 Projet, ELE avril 14École Polytechnique de Montréal 5 COMMENT RESOUDRE LE PROBLEME ?? NORME IEEE P1500

7 Projet, ELE avril 14École Polytechnique de Montréal 6 ARCHITECTURE P1500

8 Projet, ELE avril 14École Polytechnique de Montréal 7 +Defintion dun wrapper: Interface entre le cœur (entrées\sorties) et le TAM +Defintion dun TAM : Permet le transfert les données de test au niveau système Il existe deux types de TAM +TAM qui réutilisent les ressources fonctionnelles +TAM correspondant au rajout du matériel MECANISME DACCES AUX TESTS- LIMITATION Mots clés : Wrapper,TAM

9 Projet, ELE avril 14École Polytechnique de Montréal 8 La norme P1500 nest pas restrictif au choix de conception et de réalisations des TAMs Les concepteurs doivent respecter impérativement les concepts de la norme P1500 et les contraintes +Temps de test +Surface additionnelle +Contrôle complexe du TAM +Coût du bus additionnel ETAT DE LART DES ARCHITECTURES DES TAMs Mots clés : Temps,surface, coût

10 Projet, ELE avril 14École Polytechnique de Montréal 9 ETAT DE LART DES ARCHITECTURES DES TAMs(suite) De ces architectures sont nés : Test Bus =multiplexe+distribué Test Rail =daisy-chained+distribué Il existe trois types darchitectures Architecture multiplexée Architecture daisy-chained Architecture distribuée Mots clés : Multiplexée,daisy-chained, distribuée

11 Projet, ELE avril 14École Polytechnique de Montréal 10 ETAT DE LART DES ARCHITECTURES DES TAMs(suite)

12 Projet, ELE avril 14École Polytechnique de Montréal 11 OPTIMISATION –MODELES MATHEMATIQUES DES TAMs Temps de test surface additionnelle compromis du systemier pour loptimisation Plusieurs solutions ont été proposées dans la littérature pour le problème doptimisation Coeurs transparents Accès multiple Architecture de bus basé sur le concept Test Rail Macros tests

13 Projet, ELE avril 14École Polytechnique de Montréal 12 Notre approche se fait par un ILP,car le problème doptimisation est un NP-complet ILP= Programmation Linéaire Entière Trois cas détudes ont été fait: Assignement des cœurs aux bus de test Minimisation de la largeur du bus Subdivision du bus OPTIMISATION –MODELES MATHEMATIQUES DES TAMs(suite)

14 Projet, ELE avril 14École Polytechnique de Montréal 13 OPTIMISATION –MODELES MATHEMATIQUES DES TAMs(suite) Modèle Mathématique de lILP avec i variant de 1 a Nc (Nc nombre de cœurs dans le SOC) i =max(entrées,sorties) du cœur i Wj:largeur du bus J pour lequel le cœur i lui est assigné

15 Projet, ELE avril 14École Polytechnique de Montréal 14 EXEMPLES DES CAS ETUDIÉS Létude a été faite sur le SOC suivant : Sept circuits combinatoires et trois circuits séquentiels

16 Projet, ELE avril 14École Polytechnique de Montréal 15 EXEMPLES DES CAS ETUDIÉS(suite) Cas 1 :Optimisation dassignement optimal des cœurs au bus largeur W est fixe,le temps de test est optimisé par ILP Dans cette résolution,on a optimisé le temps de test du système,avec la largeur fixée Il y a deux bus w1,w2

17 Projet, ELE avril 14École Polytechnique de Montréal 16 Cas 2 :Optimisation de la largeur du bus Le temps de test est fixé,on cherche a optimiser la largeur des bus pour lassignement aux cœurs EXEMPLES DES CAS ETUDIÉS(suite) Dans cette résolution,on a optimise la largeur du bus et le temps de test est fixe par calcul (ILP) Il y a deux bus W1,W2

18 Projet, ELE avril 14École Polytechnique de Montréal 17 EXEMPLES DES CAS ETUDIÉS(suite) Le compromis est au concepteur système de faire le choix la largeur du bus et le temps de test Si W=48,pour les trois assignemnts suivants,et les différents W1 et W2 on a :

19 Projet, ELE avril 14École Polytechnique de Montréal 18 EXEMPLES DES CAS ETUDIÉS(suite)

20 Projet, ELE avril 14École Polytechnique de Montréal 19 EXEMPLES DES CAS ETUDIÉS(suite) Cas 3 :Optimisation de la subdivision du bus test largeur W est fixe,le temps de test est optimisé par ILP (a,b)correspond a la subdivision de w2

21 Projet, ELE avril 14École Polytechnique de Montréal 20 EXEMPLES DES CAS ETUDIÉS(suite) Comparaison entre la subdivision et la non subdivision La subdivision optimale diminue le temps de test du SOC

22 Projet, ELE avril 14École Polytechnique de Montréal 21 EXEMPLES DES CAS ETUDIÉS(suite) Représentation de la subdivision du SOC sur w1

23 Projet, ELE avril 14École Polytechnique de Montréal 22 CONCLUSION +La standardisation est nécessaire pour pallier a tout les problèmes causés par le test Les solutions a apporter doivent être flexibles +Les solutions doivent répondre à la norme P1500 +Il ne faut pas omettre la dissipation de puissance causée par le test +Pourquoi ne pas trouver un logiciel,ou le test dun SOC sera une option?

24 Projet, ELE avril 14École Polytechnique de Montréal 23 QUESTIONS ET SUGGESTIONS?


Télécharger ppt "ELE6306 : Test de systèmes électroniques Projet de cours Mécanisme dAccès aux Tests des Systèmes On Chip Fatma Tiza ; Youssef Bennis Professeur : A. Khouas."

Présentations similaires


Annonces Google