La présentation est en train de télécharger. S'il vous plaît, attendez

La présentation est en train de télécharger. S'il vous plaît, attendez

Filière 1 UV-4 Conception de systèmes numériques le CoDesign JEGO CHRISTOPHE, Ed. 2006.

Présentations similaires


Présentation au sujet: "Filière 1 UV-4 Conception de systèmes numériques le CoDesign JEGO CHRISTOPHE, Ed. 2006."— Transcription de la présentation:

1 Filière 1 UV-4 Conception de systèmes numériques le CoDesign JEGO CHRISTOPHE, Ed. 2006

2 Plan 1 Introduction 2 Méthodologie de conception 3 Le flot de conception CoDesign 4 Un langage de conception de niveau système 5 Des outils de CoDesign

3 Plan 1 Introduction 1 Prévision dévolution technologique 2 Perspective dintégration 3 Implications de lévolution technologique 2 Méthodologie de conception 3 Le flot de conception CoDesign 4 Un langage de conception de niveau système 5 Des outils de CoDesign

4 Introduction : Prévision dévolution technologique Technologie ( m) Taille des puces P & ASIC (mm 2 ) 246 Densité dintégration P & ASIC (Mtr/cm 2 ) Fréquence dhorloge SOC (GHz) Tension dalimentation (V) Source : November 2005 ITRS Release Conference

5 Introduction : Prévision dévolution technologique Source : 29 November 2001 ITRS Release Conference

6 Introduction : Perspective dintégration

7 Introduction : Implications de lévolution technologique [SIA99] ?

8 Favoriser la réutilisation de fonctions Notion dIP (Intellectual Property) –Réutiliser les blocs déjà conçus dans la société ; –Utiliser les générateurs de macro-cellules (Ram, multiplieurs,…) –Acheter des blocs conçus hors de lentreprise. Cœur RISC Cœur DSP MPEG Analog. Buff. E/S Rom Buff. E/S Ram 25% de conception personnalisée Introduction : Implications de lévolution technologique

9 Favoriser la réutilisation de fonctions

10 Élever le niveau dabstraction Introduction : Implications de lévolution technologique

11 Introduction : Implications de lévolution technologique Élever le niveau dabstraction

12 Introduction : Implications de lévolution technologique Cœur RISC Cœur DSP MPEG Analog. Buff. E/S Rom Buff. E/S Ram des capacités technologiques des orientations méthodologiques un flot de conception traditionnel Définition dun flot de conception pour les Systèmes sur Puce Cœur RISC Cœur DSP MPEgG Analog. Buff. E/S Rom Buff. E/S Ram

13 Plan 1 Introduction 2 Méthodologie de conception 1 Nécessité & Objectifs 2 Niveaux dabstraction 3 Flot de conception 4 Tendances 3 Le flot de conception CoDesign 4 Un langage de conception de niveau système 5 Des outils de CoDesign

14 Méthodologie de conception : Nécessité & Objectifs Nécessité dune méthodologie Systèmes de grande complexité à intégrer Capacité dintégration croissante Espace de recherche de solutions extrêmement vaste Temps de conception de plus en plus court (Pb de Time- to-Market) Objectifs Favoriser lexploration de lespace architectural Limiter les erreurs de conception (sûreté de fonctionnement) Utiliser les outils de CAO pour les tâches répétitives et laborieuses Rester indépendant le plus longtemps possible vis à vis de la technologie Prendre en compte les contraintes matérielles au plus tôt

15 Méthodologie de conception : Niveaux dabstraction Conception dun circuit ou dun système : passer dun cahier des charges à une réalisation Quatre grands niveaux de conception : Niveau Spécification (ou système) : définition du problème Niveau Architectural : agencement général de la réalisation Niveau Logique (ou logiciel) : conception détaillée Niveau Implantation : réalisation physique La réalisation peut être matérielle, logicielle ou conjointe

16 Méthodologie de conception : Niveaux dabstraction Diagramme en Y : " The basic idea underlying the Y-chart is that each element of an electronic system can be described within three different domain [Gajski83] " A lintérieur de chaque domaine, les éléments peuvent être décrit à différents niveaux dabstraction. Les transitions à lintérieur du diagramme en Y entre les domaines définissent les étapes de conception.

17 Méthodologie de conception : Niveaux dabstraction TypeEléments de baseConception Composants discrets Conception électrique Optimisation des caractéristiques électriques SSI Small Scale Integration Conception logique Optimisation des équations logiques MSI Middle Scale Integration Conception numérique Optimisation des traitements LSI Large Scale Integration Conception architecturale Choix des fonctionnalités VLSI Very Large Scale Integration Conception fonctionnelle Optimisation des implémentations matérielles et logicielles ULSI Ultra Large Scale Integration Conception système Optimisation conjointe des implémentations matérielles et logicielles P E/S Fpga ES Asic ES Cœur RISC Cœur DSP Analog. Buff. E/S Ram Rom MPEG UAL Séquenceur Registre Mux Full Adder

18 Méthodologie de conception : Flot de conception Démarche de conception Spécification Conception Architecturale Conception Logique Placement/Routage Silicium Top-Down DesignBottom-Up Design Démarche descendante Démarche ascendante Raffinement de chaque constituant Abstraction sur un ensemble de constituants

19 Méthodologie de conception : Flot de conception Niveau technologique (portes logiques) Niveau logique (équations logiques) Niveau architectural (description structurelle) Niveau système (description comportementale) Boites à outil pour le concepteur du niveau supérieur Physique du composants Dimensionnement des transistors Simplifications logiques Equations booléennes Ordonnancement Sélection de composants Machine détats Algorithmie Traitement du signal et de limage Domaine de travail Démarche ascendante

20 Méthodologie de conception : Flot de conception Caractéristiques dune démarche ascendante: La conception débute par une phase doptimisation électrique. Une bibliothèque déléments optimisés est construite à chaque niveau (utilisée au niveau dabstraction supérieur). A chaque composant dun niveau considéré, est associé une phase dabstraction (délimitation du composant auquel est associé une fonction au niveau supérieur). Contraintes de la démarche ascendante: Nécessite une étude au niveau électrique longue et coûteuse qui ne peut être justifiée que pour des réalisations à grande diffusion. Implique des contraintes de conception système difficiles à appréhender car on commence par la spécification de sous-ensembles en espérant progresser vers une solution architecturale pour le système global.

21 Méthodologie de conception : Flot de conception

22 Méthodologie de conception : Flot de conception Caractéristiques dune démarche descendante: Spécification : définition des différentes tâches fonctionnelles et des contraintes de conception (débit, surface, consommation…) Conception fonctionnelle : détermination des fonctions internes, des protocoles et des échanges entre fonctions Conception architecturale : détermination des opérateurs, gestion des chemins de données et du contrôle Conception détaillée : transformation de la solution architecturale en circuit. Optimisation des caractéristiques temporelles Réalisation : optimisation de limplémentation au niveau des performances électriques et structurelles

23 Méthodologie de conception : Flot de conception Synthèse Architecturale Synthèse Système Niveau fonctionnel Niveau architectural Niveau logique Niveau électrique et physique HDL Schéma Diagramme détats HDL Schéma Diagramme détats HDL Schéma / Netlist Equation logique Equation différentielle Modèle électrique Modèle physique

24 Méthodologie de conception : Flot de conception Méthode globale Optimisations: gain dominant au niveau système transformations algorithmiques choix des fonctions organisation des données Exploration de lespace architectural éviter les remises en cause des décisions (rebouclage) ordonner les prises de décision => heuristique de réduction du tps de conception limiter lespace de recherche des différents niveaux Affinement progressif du circuit flot continu du niveau système au circuit combler le fossé entre les concepteurs de système et les concepteurs de circuit définition de modèles globaux qui peuvent être affinés MAIS Rebouclage complet du flot => processus long et coûteux donc à proscrire Flot descendant sans feedback => illusoire Solution : optimisations locales et rebouclages partiels

25 Méthodologie de conception : Flot de conception Méthode globale Conception fonctionnelle Synthèse architecturale Spécification système Synthèse logique Placement Routage Vérification des spécifications Découpage en fonctions Simulation fonctionnelle Choix de lalgorithme Librairie de composants (tps/surf/cons) Estimation grossière Simulation fonctionnelle et structurelle Choix de composants et ordonnancement Process Circuit CONTRAINTES Précision des estimations Librairie de portes Estimation fine Simulation au niveau logique Paramètres connus (…) Estimation exacte Simulation électrique Tests (vecteurs de test)

26 Méthodologie de conception : Tendance

27 Méthodologie de conception : Tendance Mise en place dun flot de conception continu des spécifications systèmes à limplantation électrique Systèmes embarqués (gestion de la consommation et de la mémorisation) Définir des stratégies pour concevoir des circuits en technologies sub-microniques Conception dASIP (Application Specific Instruction set Processor ) et de leur compilateur associé Hardware/Software CoDesign

28 Plan 1 Introduction 2 Méthodologie de conception 3 Le flot de conception CoDesign 1 présentation générale 2 les différentes étapes Spécification Partitionnement Synthèse logicielle & matérielle Co-Simulation 4 Un langage de conception de niveau système 5 Des outils de CoDesign

29 Le CoDesign logiciel/matériel propose une approche structurée pour la conception dune classe de systèmes numériques les systèmes dédiées Quatre grands étapes sont distinguées dans lapproche CoDesign : 1-) Spécification 2-) Partitionnement 3-) Synthèse logicielle & matérielle 4-) Co-simulation La réalisation finale est une réalisation conjointe matérielle/logicielle Le flot de conception CoDesign : Présentation générale

30 Spécification Synthèse logicielleSynthèse InterfacesSynthèse matérielle Proc / DSP ASIC / FPGA Estimations Modèles Partitionnement HW/SW Optimisations Co-Simulation Le flot de conception CoDesign : Présentation générale

31 Domaines relevant du CoDesign Le flot de conception CoDesign : Présentation générale

32 Le flot de conception CoDesign : Présentation générale

33 Le flot de conception CoDesign : Présentation générale Solutions architecturales Circuits précaractérisés Circuits prédiffusés Circuits sur mesure Sea of gates ASIC (Application Specific Integrated Circuit) Circuit programmable ASIP (Application Specific Instruction set Processor) Machine programmable FPGAEPLDPLACustom Semi- Custom Gate array DSP C Processeurs généraux DSP C Processeurs multimédias Full Custom Standart cell VLIWRISC

34 Le flot de conception CoDesign : Présentation générale Compromis performance/flexibilité

35 Le flot de conception CoDesign : Les différentes étapes Spécification Evaluation dun cahier des charges Aspects techniques Evaluation de la complexité (nbre de portes, nbre E/S, …) Performances électriques recherchées (surface, consommation, alimentation…) Types de fonction à développer (numérique, analogique, RF) Encapsulation : type de boîtier ….. Aspects économiques Délais de conception et de fabrication Marché => Quantité de pièces prévues Budget …. Choix de la cible matérielle Une technologie Un type de circuit (FPGA, ASIC, DSP, Processeurs…) Un flot de développement (outils CAO)

36 Le flot de conception CoDesign : Les différentes étapes Partitionnement Objectif Lobjectif du partitionnement est de regrouper les variables et les comportements fortement dépendants, puis de décider pour chaque regroupement dune réalisation logicielle ou matérielle. Problèmatique Les performances réelles de la réalisation ne peuvent être connues quaprès létape de co-simulation. Approche Afin de permettre le partitionnement, des estimateurs de performance rapides et précis doivent prédire les performances et le coût dune réalisation architecturale.

37 Le flot de conception CoDesign : Les différentes étapes Partitionnement

38 Le flot de conception CoDesign : Les différentes étapes Partitionnement Comparaison de quelques techniques automatiques

39 Le flot de conception CoDesign : les différentes étapes Partitionnement

40 Le flot de conception CoDesign : Les différentes étapes Synthèse Cette étape regroupe les synthèses de la partie logicielle, de la partie matérielle et des interfaces et protocoles de communication. Synthèse logicielle : correspond à la conversion dune description décrite dans un langage fonctionnel en un code exécutable par un processeur. Synthèse matérielle : correspond à la conversion dune description décrite dans un langage fonctionnel en un ensemble déquations différentielles décrivant la structure dun layout. Synthèse des communications : étape essentielle, elle doit garantir les transferts de données entre les différents blocs matériels et logiciels. Les protocoles et les modes de communication sont définis durant cette étape.

41 Le flot de conception CoDesign : Les différentes étapes Synthèse logicielle Compiler Linker C File Asm. File Binary File Exec. File Assembler Library Phase de développement Debugger Profiler Phase de vérification

42 Outils de mesure Le flot de conception CoDesign : Les différentes étapes Synthèse logicielle Phase de développement Phase de vérification Emulator Debugger Programmer Development processor Phase de développement

43 Le flot de conception CoDesign : Les différentes étapes Synthèse matérielle comportementale Description Description RTL Description logique (portes) GAUT Catapult-C Synthèse architecturale Synthèse logique physique Synthèse Layout MENTOR GRAPHICS CADENCE SYNOPSYS … MENTOR GRAPHICS CADENCE … comportementale Spécification Librairie de portes Librairie de composants Librairie de transistors Niveau dabstraction Fiabilité des prédictions CAO

44 Le flot de conception CoDesign : Les différentes étapes Synthèse matérielle SUM := A1+B1 Algorithme Circuit

45 Le flot de conception CoDesign : Les différentes étapes Synthèse des communications

46 Le flot de conception CoDesign : Les différentes étapes Synthèse des communications Partitionnement Logiciel/Matériel Spécification des communications Sélection des protocoles Génération des interfaces Vérification et/ou correction du partitionnement Coûts de synthèse ? Caractéristiques temporelles des transferts ? Choix des modèles et des langages Estimation des performances Synthèse des bus Synthèse des interfaces matérielle et logicielle Bibliothèque de protocoles LogicielMatériel Interfaces

47 Le flot de conception CoDesign : Les différentes étapes Co-simulation Une nécessité !!

48 Co-Simulation Le flot de conception CoDesign : Les différentes étapes Co-simulation

49 Exemple Principe Le flot de conception CoDesign : Les différentes étapes Co-simulation

50 Plan 1 Introduction 2 Méthodologie de conception 3 Le flot de CoDesign 4 Un langage de conception de niveau système 1 Intérêt & état de lart 2 SpecC 3 SystemC 4 SystemVerilog ( A system-level language war ???) 5 Des outils de CoDesign

51 Un langage de conception système : Pourquoi Lutilisation dun langage de conception au niveau système devient indispensable. Quatre grandes raisons peuvent être énoncées : Les systèmes sont une combinaison de blocs matériel(s) et logiciel(s). les langages de conception sont dédiés à la partie matérielle uniquement. Les systèmes comprennent des blocs IPs de sources différentes. ces différentes sources doivent avoir un langage de description système commun pour modéliser lensemble de lapplication. La simulation au niveau RTL devient trop complexe une simulation à un haut niveau dabstraction pour des systèmes complexes permet un gain de temps important. La modélisation au niveau système doit être exploitable lors des synthèses logicielles et matérielles un prototype virtuel de la partie matérielle doit être disponible pour le développement de la partie logicielle

52 Rosetta Université du Kansas Superlog CoDesign Automation Cynlib Forte Design Systems (CynApps) SpecC CECS Université de Californie Irvine SystemC OSCI (Synopsys & Coware) SystemVerilog Accellera Et dautres SDL, Esterel, StateChart, Signal, HardwareC, VHDL+, Polis, OpenJ, Javatime, SPI, Okapi…. SpecC CECS Université de Californie Irvine SystemC OSCI (Synopsys & Coware) SystemVerilog Accellera Un langage de conception système : Etat de lart La définition dun langage de niveau système a fait lobjet de nombreux travaux de recherche doù la proposition de nombreux langages

53 Un langage de conception système : SpecC SpecC est un environnement pour la conception au niveau système. Cet environnement se compose de 3 éléments: la méthodologie SpecC : méthodologie de CoDesign basée sur la notion dIPs pour la spécification, la modélisation et la conception de systèmes embarqués au niveau système. le langage SpecC : langage construit à partir du langage ANSI-C avec des extensions dédiées à la conception. les outils de CAO SpecC : environnement de CAO comprenant des outils de compilation, de simulation, destimation et de synthèse. Lenvironnement SpecC est issu des travaux de léquipe du professeur Gajski du CECS (Center for Embedded Computer Systems) de lUniversité de Californie, Irvine

54 Un langage de conception système : SpecC

55 Un langage de conception système : SpecC Langage SpecC: extension du langage de programmation ANSI-C (enrichissement avec des concepts matériels et logiciels). première version du langage SpecC développée par léquipe de Gajski en éléments ajoutés dans le langage SpecC: Hiérarchie structurelle : notion de canal (ensemble de variables et de fonctions définissant le protocole de communication) et notion dinterface (ensemble de fonctions de communication spécifiées au sein du canal). Hiérarchie comportementale : trois modèles dexécution (séquentiel, concurrent et pipeline) Synchronisation : le type prédéfini event est lélément de base de la synchronisation (argument des fonctions wait et notify) Délai temporel : différentiation entre lintervalle de temps (niveau fonctionnel) et linstant précis dexécution (niveau architectural) Gestion dexceptions : deux types dexception sont supportés : abortion & interrupt Types de données : deux nouveaux types : booléen (bool) et bit-vecteur (bit[;]) Réutilisation et IP : le langage SpecC favorise la réutilisation et lintégration dIPs (Wrapper)

56 Un langage de conception système : SpecC Légende Wrapper : séparation des communications du comportement

57 Un langage de conception système : SystemC SystemC un sous-ensemble du langage ANSI-C++ combiné à un ensemble de librairies favorisant la spécification, la simulation et la synthèse de systèmes numériques complexes. initialement dédié à la simulation au niveau architectural mais ce langage senrichit de bibliothèques pour pouvoir répondre à toutes les caractéristiques dun langage système. System RTL Physical HW Implementation Verification & Analysis System Level IP SW Implementation C-Compiler Soft IP Hard IP

58 Un langage de conception système : SystemC Origines du langage

59 Version 2.1 Spécification de lensemble du système Octobre 2004 Conception de larchitecture Exploration de lespace architecturale Février 2002 Version 2 Synthèse logique Simulation matérielle Avril 2000 Version 1 Norme IEEE 1666 Décembre 2005 PISCATAWAY, N.J., USA, 12 December 2005 The IEEE has approved a new electronic design standard for the SystemC 2.1 language. The standard, IEEE 1666(TM), Standard SystemC Language Reference Manual, addresses the increasing complexity of system-on-chip (SoC) design at the systems level, where the most substantial performance and productivity gains in semiconductors can be made. Un langage de conception système : SystemC

60 Un langage de conception système : SystemC

61 Un langage de conception système : SystemC La structure du langage SystemC repose sur 5 éléments : le module : un modèle SystemC est construit à partir dune hiérarchie de modules qui peuvent eux-mêmes contenir des modules et des processus (similaire en VHDL et Verilog). Les modules et les processus communiquent à travers des signaux par lintermédiaire de ports (in, out, in/out) associés aux modules. le processus : il existe 3 types de processus SC_METHOD : sexécute directement (pas dattente ou de boucle infinie) SC_THREAD : sexécute séquentiellement grâce à linstruction Wait (ex: FSM) SC_CTHREAD : cas particulier du précédent, une horloge est associée à ce type de processus. Les signaux de sortie sont alors disponibles sur des fronts de lhorloge la synchronisation : lattente (waiting) fin du cycle ou événement lobservation (watching) globale ou locale le canal * : ensemble de variables et de fonctions définissant le protocole de communication linterface * : ensemble de fonctions de communication spécifiées au sein du canal (*) concept de SpecC

62 Un langage de conception système : SystemVerilog

63 Un langage de conception système : SystemVerilog Structure de SystemVerilog 3.1

64 Plan 1 Introduction 2 Méthodologie de conception 3 Le flot de CoDesign 4 Un langage de conception de niveau système 5 Des outils de CoDesign 1 SCE (SoC Environment) 2 CoFluent Studio (CoFluent Design) 3 ConvergenSC (CoWare) 4 outils chez les leaders de la CAO Electronqiue

65 Des outils de CoDesign : SoC Environment

66 SoC Environment

67 SoC Environment

68 SoC Environment

69 SoC Environment

70 SoC Environment

71 SoC Environment

72 SoC Environment Processus de modélisation Processus de raffinement Processus dexploration Processus de synthèse

73 Des outils de CoDesign : CoFluent Studio MCSE = M éthodologie de C onception des S ystèmes E lectroniques MCSE est une démarche complète allant de l'analyse du problème jusqu'à la réalisation et qui préconise l'utilisation d'une approche descendante. Elle recommande de procéder selon 4 étapes. A chaque étape sont associés un modèle en entrée et un modèle en sortie, et une procédure qui aide le concepteur à déterminer la solution appropriée respectant le modèle. La première étape concerne l'élaboration des spécifications. Il s'agit d'exprimer le QUOI de l'application en caractérisant le système à développer selon une vue purement externe. La deuxième étape concerne l'élaboration d'un premier modèle de la solution interne. Le concepteur procède par raffinements successifs à partir des spécifications fonctionnelles, la solution devant être conforme au modèle fonctionnel. La troisième étape concerne la détermination du support exécutif et de la configuration. L'architecture matérielle doit tenir compte des contraintes de répartition géographique et des interfaces nécessaire pour le couplage avec l'environnement. La dernière étape concerne la réalisation. La solution est développée par des sous- ensembles qui sont ensuite intégrés, testés puis validés. La solution matérielle peut se développer séparément de la solution logicielle.

74 Des outils de CoDesign : CoFluent Studio MCSE = M éthodologie de C onception des S ystèmes E lectroniques

75 CoFluent Studio covers 3 steps of the MCSE design flow (out of 5 steps): Functional design Architectural design, including executive structure design Prototyping Des outils de CoDesign : CoFluent Studio

76 CoFluent Studio is a set of tools encapsulated into a common framework and presented to developers in a coherent and context-sensitive way that strictly follows the recommended MCSE design flow. Des outils de CoDesign : CoFluent Studio

77 Des outils de CoDesign : ConvergenSC Lenvironnement ConvergenSC (ex : CoWare N2C) permet la modélisation de systèmes complexes à travers lutilisation dune représentation unifiée SystemC. ConvergenSC System Designer permet la spécification de modules matériels (par exemple IPs) à deux niveaux dabstraction principaux (fonctionnel et cycle). La spécification peut être réalisée en C/C++ ou en SystemC. ConvergenSC System Verifier permet grâce à la disponibilité de modèles de cœur de processeur et des interfaces correspondantes (SystemC) un prototypage réaliste et par conséquent la co-simulation de lensemble du système. Les communications entre la partie matérielle et la partie logicielle sont modélisées par lenvironnement ConvergenSC à travers la gestion de linterface. Cette interface est soit fournie avec le cœur de processeur, soit générée par ConvergenSC.

78 Des outils de CoDesign : ConvergenSC Behavioral C/C++ System Design and Partitioning ExecutableImplementable Refine Interface Synthesis Cycle-Accurate C/C++ HW-SW Co-design and Multi-level Co-verification Testbench SW Optimization Interface Synthesis Interface Synthesis Generate HDL RTLC HW Design IP and Performance Models Function Algorithms, Control and Testbench ANSI C/C++, SystemC Architecture "Traditional" "Traditional" HW-SW Co-verification SW Image + RTL Implementation Environnement de modélisation, de co-simulation et de gestion des interfaces

79 Des outils de CoDesign : ConvergenSC MatérielLogiciel Niveau C Niveau Assemblage Pré RTL Post RTL Caractéristiques de ConvergenSC Caractéristiques de loutil ConvergenSC

80 Des outils de CoDesign : leaders de la CAO Electronique Outil de Co-Simulation : Seamless Environnement niveau système : SPW Outil de Co-Simulation VCC Environnement niveau système : System Studio

81 Conclusion : Un flot de conception SOC

82 Conclusion : Evolution des systèmes microélectroniques

83 Bibliographie [Calvez93] J. P. Calvez, "Spécification et conception des ASICs", Ed. Masson, [DeMicheli95] G. De Micheli, M. Sami, " Hardware/Software CoDesign", Ed. Kluwer Academic Publisher, [Calvez96] J. P. Calvez, " A CoDesign Case Study with the MCSE Methodology, in the journal "Design Automation for Embedded Systems in the journal "Design Automation for Embedded Systems", Vol 1, Kluwer Academic Publishers, 1996, pp [Keating99] M. Keating, P Bricaud, " Reuse Methodology Manual for System-on-a-Chip Designs ", 2 nde Edition, Ed. Kluwer Academic Publisher, [Gajski00] D. D.Gajski, J.Zhu, R. Dömer, A. Gerstlauer, S. Zhao, " SpecC: SpecCification Language and Design Methodology ", Ed. Kluwer Academic Publisher, [Edwards00] S. A. Edwards," Languages for Digital Embedded Systems, Ed. Kluwer Academic Publisher, [Tabbara00] B. Tabbara, A. Tabbara, A. Sangiovanni-Vincentelli, « Function/Architectural Optimization and Co-Design of Embedded Systems ", Ed. Kluwer Academic Publisher, [Thoen00] F.Thoen, F. Catthoor, "Modeling Verification and Exploration of Task-Level Concurrency in Real-Time Embedded Systems", Ed. Kluwer Academic Publisher, [Gerstlauer01] A. Gerstlauer, R. Dömer, J. Peng, D. D.Gajski, " System Design: A Practical Guide with SpecC", Ed. Kluwer Academic Publisher, [SIA01] Semiconductor Industry Association, "The National Technology Roadmap For Semiconductors", [Vahid02] F. Vahid, T. D. Givargis," Embedded System Design: A Unified Hardware/Software Introduction", Ed. John Wiley & Sons, 2002.

84 Bibliographie Equipes de recherche française MCSE mcse.ireste.fr/ Nantes SLS/TIMA tima.imag.fr/SLS/sls_v_francaise.htmGrenoble LESTERlester.univ-ubs.fr:8080/Lorient LASTIarchi.enssat.fr/Lannion COSIwww.irisa.fr/cosi/Rennes I3Swww.i3s.unice.fr/~kwiatkow/mosarts//presentationt.htmNice L3I servif5.insa-lyon.fr/l3i/Lyon CMoS LIP6 www-asim.lip6.frParis LIRMMwww.lirmm.frMontpellier Projets de recherche internationaux The Chinook Project ESM Group DSCAD Group chronos.stanford.edu/users/cad/Stanford POLIS Project www-cad.eecs.berkeley.edu/~polis/ Berkeley IMEC Labwww.imec.be/Louvain COBRA Projectwww.fzi.de/divisions/sim/projects/cobra.htmlKarlsruhe C. E. Department www-ti.informatik.uni-tuebingen.de/Tuebingen COMITY Project CIRCUS Project


Télécharger ppt "Filière 1 UV-4 Conception de systèmes numériques le CoDesign JEGO CHRISTOPHE, Ed. 2006."

Présentations similaires


Annonces Google